[发明专利]RFLDMOS器件及其制造方法

说明书

本申请公开了一种RFLDMOS器件及其制造方法，涉及半导体制造领域。该RFLDMOS器件至少包括衬底、外延层、漂移区和体区；漂移区内设置有RFLDMOS的漏区，体区内设置有重掺杂区和源区；外延层表面设置有栅极结构；体区、漂移区和栅极结构顶部覆盖有介质层；法拉第屏蔽罩结构覆盖介质层，且法拉第屏蔽罩结构位于多晶硅栅靠近漏区的部分的上方和漂移区靠近多晶硅栅的部分的上方；法拉第屏蔽罩结构由堆叠的钛金属层、氮化钛层和钨金属层组成；贯穿体区和外延层，且底部位于衬底中的下沉通孔；解决了高频下现有的法拉第屏蔽罩结构易引起非线性的问题；达到了提升高频下RFLDMOS器件的宽带性能的效果。

技术领域

本申请涉及半导体制造领域，具体涉及一种RFLDMOS器件及其制造方法。

背景技术

RFLDMOS(Radio Frequency Laterally Diffused Metal Oxide Semiconductor，射频横向双扩散金属氧化物半导体)是一种射频功率器件，具有高增益、高线性、高耐压、高输出功率等特点。RFLDMOS器件被广泛应用于射频基站、无线广播站、雷达等领域，采用功率阵列及多芯片合成，产品输出功率可达500W以上。

导通电阻和输出电影是影响RFLDMOS器件效率的主要因素，降低导通电阻和输出电容可以减小这二者带来的功率损耗，提高RFLDMOS器件的效率和增益。通过减小栅源电容和反馈电容可以有效地提高RFLDMOS器件的特征频率、最高振荡频率和增益。

在RFLDMOS器件中，利用法拉第屏蔽罩结构屏蔽栅极，以减低漏极与栅极之间的反馈电容Cgd。然而，法拉第屏蔽罩结构的寄生电阻会影响反馈电容Cgd，且频率越高电容阻抗越小，法拉第屏蔽罩结构的寄生电阻对反馈电容Cgd的影响越大，尤其在高频下，法拉第屏蔽罩结构的寄生电阻增加将令反馈电容Cgd快速增加，进而降低RFLDMOS器件在高频下的性能。

发明内容

为了解决相关技术中的问题，本申请提供了一种RFLDMOS器件及其制造方法。该技术方案如下：

第一方面，本申请实施例提供了一种RFLDMOS器件，至少包括衬底、位于衬底上方的外延层；

外延层中设置有漂移区和体区；

漂移区内设置有RFLDMOS的漏区，体区内设置有重掺杂区和RFLDMOS的源区，重掺杂区与RFLDMOS的源区连接；

外延层表面设置有RFLDMOS的栅极结构，栅极结构包括栅氧化层、多晶硅栅、以及位于多晶硅栅外侧的栅极侧墙；

RFLDMOS的体区、漂移区和栅极结构顶部覆盖有介质层；

法拉第屏蔽罩结构覆盖介质层，且法拉第屏蔽罩结构位于多晶硅栅靠近漏区的部分的上方和漂移区靠近多晶硅栅的部分的上方；法拉第屏蔽罩结构由堆叠的钛金属层、氮化钛层和钨金属层组成；

底部位于衬底中的下沉通孔，下沉通孔贯穿体区和外延层。

可选的，多晶硅栅的顶部、源区的顶部和漏区的顶部均形成有低电阻层。

可选的，介质层为氧化层。

可选的，漂移区为N型，体区为P型，所体区内的重掺杂区为N型；

或，

衬底为N型，漂移区为P型，体区为N型，体区内的重掺杂区为P型。

第二方面，本申请实施例提供了一种RFLDMOS器件的制造方法，该方法包括：

在衬底上形成外延层；

在外延层的表面形成RFLDMOS的多晶硅栅，多晶硅栅的下方为栅氧化层；

在外延层内制作RFLDMOS的体区和漂移区；