[发明专利]恒压差产生电路及驱动装置

说明书

本发明适用于集成电路技术领域，提供了一种恒压差产生电路及驱动装置，包括：电源电压采样模块、输出电压采样模块、基准电压产生模块、减法器及误差放大器；电源电压采样模块与输出电压采样模块的电压采样比例相同，通过电源电压采样模块、输出电压采样模块、减法器及误差放大器组成的双负反馈环路使得误差放大器的输出端电压与外部电源端电压之间的压差恒定。本发明提供的恒压差产生电路驱动PMOS，或为其他电路结构提供电源电压，电压值随外部电源端的电压变化，可保证PMOS或其他电路结构的稳定工作。同时本发明提供的恒压差产生电路，电路结构简单，易于集成，利于集成电路小型化。

技术领域

本发明属于集成电路技术领域，尤其涉及一种恒压差产生电路及驱动装置。

背景技术

功率放大器调制驱动器芯片多采用半桥式驱动器架构，用以推动高、低侧MOSFET分时工作。随着功率放大器技术的发展，功率放大器调制驱动器芯片的工作电压不断提高，电源电压VDD通常为28V甚至40V以上，但PMOS的栅源电压Vgs范围多为±20V，传统的0V/VDD的驱动信号不能满足高侧输出的应用需求，因此驱动信号需降压后提供给PMOS。

现有技术中的降压电路输出的电压多为固定电压，当电源电压VDD发生变化时，PMOS的栅源电压Vgs也会发生变化，不能保证PMOS的稳定工作。

发明内容

有鉴于此，本发明实施例提供了一种恒压差产生电路及驱动装置，以解决现有技术中传统降压电路输出固定电压，从而导致PMOS的栅源电压随电源电压变化，不能保证PMOS稳定工作的问题。

本发明实施例的第一方面提供了一种恒压差产生电路，包括：电源电压采样模块、输出电压采样模块、基准电压产生模块、减法器及误差放大器；

电源电压采样模块，输入端与外部电源端连接，输出端与减法器的正相输入端连接；

输出电压采样模块，输入端与误差放大器的输出端连接，输出端与减法器的反相输入端连接；

误差放大器，正相输入端与基准电压产生模块连接，负相输入端与减法器的输出端连接；

电源电压采样模块的输出端的电压与电源电压采样模块的输入端的电压的比值为第一比例值；输出电压采样模块的输出端的电压与输出电压采样模块的输入端的电压的比值为第二比例值；第一比例值和第二比例值相同；

误差放大器的输出端的电压与外部电源端的电压的压差恒定。

本发明实施例的第二方面提供了一种驱动装置，包括本发明实施例第一方面提供的恒压差产生电路。

本发明实施例提供了一种恒压差产生电路，包括：电源电压采样模块、输出电压采样模块、基准电压产生模块、减法器及误差放大器；电源电压采样模块与输出电压采样模块的电压采样比例相同，通过电源电压采样模块、输出电压采样模块、减法器及误差放大器组成的双负反馈环路使得误差放大器的输出端电压与外部电源端电压之间的压差恒定。本发明实施例提供的恒压差产生电路驱动PMOS，或为其他电路结构提供电源电压，电压值随外部电源端的电压变化，可保证PMOS或其他电路结构的稳定工作。同时本发明实施例提供的恒压差产生电路，电路结构简单，易于集成，利于集成电路小型化。同时，其他电路结构可采用低压器件，减小设计难度，使得该电路结构适用于多种工艺中。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种恒压差产生电路的电路结构示意图；

图2是本发明实施例提供的又一种恒压差产生电路的电路结构示意图；