[发明专利]NJFET器件及制备方法在审
申请号: | 202010365832.9 | 申请日: | 2020-04-30 |
公开(公告)号: | CN111653624A | 公开(公告)日: | 2020-09-11 |
发明(设计)人: | 张忆;苏贵东;汪强;刘文军;陈竹江;刘欢 | 申请(专利权)人: | 成都环宇芯科技有限公司 |
主分类号: | H01L29/808 | 分类号: | H01L29/808;H01L29/06;H01L21/337;H01L21/8238;H01L27/098 |
代理公司: | 成都惠迪专利事务所(普通合伙) 51215 | 代理人: | 刘勋 |
地址: | 610000 四川省*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | njfet 器件 制备 方法 | ||
NJFET器件及制备方法,涉及半导体技术,本发明的NJFET器件包括P衬底、隔离介质、N外延区、P型埋层、深磷注入区、源区、漏区、沟道区、栅区、二氧化硅氧化层,其特征在于,还包括P阱,所述P型埋层、深磷注入区、源区、漏区、沟道区和栅区嵌入P阱。本发明可以使现有P衬底N外延SOI互补双极工艺支持NJFET器件,使得该工艺可以同时包含PJFET和NJFET器件两种互补的JFET器件。
技术领域
本发明涉及半导体技术。
背景技术
在现有的SOI双极型工艺条件下,NJFET器件由N衬底P外延工艺制备而得,PJFET器件由P衬底N外延的SOI互补双极工艺制备而得,两种器件需要两种截然不同的工艺环境,成本较高。
发明内容
本发明所要解决的技术问题是,提供一种在P衬底N外延的SOI互补双极工艺基础上开发NJFET器件的技术。
本发明解决所述技术问题采用的技术方案是,NJFET器件,包括P衬底、隔离介质、N外延区、P型埋层、深磷注入区、源区、漏区、沟道区、栅区、二氧化硅氧化层,其特征在于,还包括P阱,所述P型埋层、深磷注入区、源区、漏区、沟道区、栅区嵌入P阱。
本发明还提供NJFET器件的制备方法,包括下述步骤:
1)在P型衬底的晶圆上填充底层隔离介质,
2)通过外延生长的方式生成N型外延区,
3)生成掺杂半导体埋层,
4)生成二氧化硅氧化层,
5)通过P型注入方式生成PJFET的源极和漏极,
6)通过N型注入方式生成PJFET的栅极,
7)通过掺杂注入方式形成沟道区,
8)通过深磷注入方式生成PJFET的背栅,
9)通过填充的方式生成侧壁隔离介质,
其特征在于,所述步骤3)为:在N型外延区中,通过P型注入的方式生成P阱,并在P阱中生成掺杂半导体埋层,所述掺杂半导体埋层为P型埋层。
本发明克服了现有技术的不足,在现有的P衬底N外延SOI互补双极工艺上开发NJFET器件,使得该工艺的应用更加灵活,能够满足集成电路设计的更特殊的需求。本发明可以使现有P衬底N外延SOI互补双极工艺支持NJFET器件,使得该工艺可以同时包含PJFET和NJFET器件两种互补的JFET器件,在电路设计中可以灵活处理应用,完成单种JFET器件不能完成的复杂设计。
附图说明
图1是现有技术的器件结构示意图。
图2是本发明的器件结构示意图。图2中的阴影区域为P阱。
附图标记说明:
BN:N型埋层,BP:P型埋层,DC:深磷注入区,TR:隔离墙,OX:二氧化硅氧化层,IN:轻掺杂N型注入区,IP:轻掺杂P型注入区,IV:沟道区,NC:N型注入区。
具体实施方式
参见图1、2。本发明在P衬底N外延的SOI互补双极工艺的PJFET制程工序基础上增加一道刻蚀工序和一道注入(或扩散)工序,在N外延上生成一个P阱(图2的阴影区域),在该P阱中制作NJFET器件的主要结构;在P阱中进行N型轻掺杂的注入形成NJFET沟道;在此基础上再进行一次P轻掺杂型浅结注入,形成NJFET的栅上极板;可以通过控制离子注入能量,或增大N型轻掺杂的高温退火时间,使得N型轻掺杂的结深大于P型轻掺杂的结深;通过控制N型轻掺杂和P型轻掺杂的结深差和N型轻掺杂的浓度来调整NJFET的阈值电压。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都环宇芯科技有限公司,未经成都环宇芯科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010365832.9/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类