[发明专利]高速弹丸测速装置

说明书

本发明公开了一种高速弹丸测速装置，包括第一高速电压比较电路、第二高速电压比较电路、数据处理电路和数据传输通信电路；本发明的高速弹丸测速装置体积小巧，对于高速弹丸可以实现高精度测速，同时可有效压缩速度波形的数据，克服测速时炮口冲击波对速度测量准度的影响，自适应实现通断靶的测速。

技术领域

本发明属于弹丸测速技术，具体涉及一种高速弹丸测速装置。

背景技术

弹丸初速是武器战术性能技术指标中一项非常重要的参数。现有的弹丸测速方法有雷达测速，高速摄像，锡箔纸通断靶测速等。在弹丸初速高于1200米每秒时，对于弹丸的初速测试，相比于高速摄像为了采集到弹丸的速度画面必须采用非常高帧速率的摄影机，以及雷达测速装置相当高的造价，通断靶测速电路造价则低廉非常多。然而普通的测速电路由于炮口冲击波产生的电离场影响，会使弹丸测速失去准度。在锡箔纸通断靶测速中，若直接对靶纸处的电压变化进行信号采样，则同样需要使用高速采样ad才能满足采集到炮口冲击波所造成的电离场变化，对AD的采样速率要求相当高。

传统锡箔纸通断靶测速装置在测量高速弹丸初速上难以在造价低廉与测速准度上找到平衡。

发明内容

本发明的目的在于提供一种高速弹丸测速装置，解决了传统通断靶测速装置在测量高速弹丸时容易收到炮口冲击波电力场影响而失去测量精度的问题。

实现本发明目的的技术解决方案为：一种高速弹丸测速装置，包括第一高速电压比较电路、第二高速电压比较电路、数据处理电路和数据传输通信电路；第一高速电压比较电路包括第一分压电路、第二分压电路、第一高速比较器U1、第一滤波电路和第一电容C1。第一分压电路包括第一电阻R1、第二电阻R2、第三电阻R3及第二电容C2。

第二分压电路包括第四电阻R4、第六电阻滑动变阻器R6和第四电容C4；第一滤波电路包括串联的第五电阻R5和第三电容C3；第一分压电路的第一电阻R1、第二电阻R2和第三电阻R3串联连接，第二电容C2与第三电阻R3并联，第三电阻R3和第二电容C2连接于点5；第一高速比较器U1的引脚3连接点5；第二分压电路的第四电阻R4和滑动变阻器R6串联，第四电容C4与滑动变阻器R6并联；第四电阻R4和滑动变阻器R6连接与点2；第一高速比较器U1的引脚2连接至点2，第一高速比较器U1的引脚2连接点2；第一高速比较器U1引脚4和引脚8接地，第一滤波电路的第五电阻R5一端连接第一高速比较器U1引脚6另一端连接数据处理电路；第一高速比较器U1的引脚7并联第一电容C1连接至电源正3.3V；第一电阻R1与第二电阻R2连接与点1；第一测试端口T1串联第一磁珠FB1连接至点1；第一高速比较器U1的其余引脚不使用。

本发明与现有技术相比，其显著优点在于：

（1）本发明采用高速电压比较器，可以测量到10ns以上的电压变化，可以准确测量高速弹丸的速度。

（2）本发明可以通过调整FPGA即Spartan6-XC6SLX16内的系统时钟，达到不同的时间精度，以满足不同弹丸速度测量精度的要求。

（3）本发明可以实现通断靶的自适应切换，无需人工调整。

（4）本发明可以记录靶纸处的电压变化情况，有效排除炮口冲击波电离场的影响。

（5）本发明可以有效实现数据压缩，不需要采用高速采样AD采集测试点的电压变化，通过高速比较器直接设定阈值，再由FPGA直接记录由高速比较器输出的电平高低的两种状态，替代通过AD采样后再由FPGA进行数据处理压缩的繁琐过程，实现波形数据的数据压缩。

附图说明

图1为本发明高速弹丸测速装置结构图。

图2为本发明的第一高速电压比较电路示意图。

图3为本发明的第二高速电压比较电路示意图。