[发明专利]半导体器件

说明书

公开了一种半导体器件。在实施例中，提供半导体器件，其包括具有负载路径的主晶体管、用于感测在主晶体管的负载路径中流动的主电流的感测晶体管、以及用于保护感测晶体管的至少一个旁路二极管结构。所述至少一个旁路二极管结构与感测晶体管并联电耦合。

背景技术

在功率应用中使用的晶体管典型地是使用硅(Si)半导体材料制备的。用于功率应用的常见的晶体管器件包括Si CoolMOS®晶体管、Si功率MOSFET和Si绝缘栅双极晶体管(IGBT)。

对于一些功率应用而言，合期望的是测量电源中的电流，以便提供例如故障检测和/或保护、电流模式控制电压调节或电流控制。一种用以测量电源中的电流的系统使用通常被称为感测场效应晶体管(FET)的场效应晶体管FET。感测场效应晶体管是与主功率场效应晶体管分离开的小的场效应晶体管。感测场效应晶体管一般被配置为产生与主场效应晶体管中的电流相对应的电压以便提供电流感测，并且可以被集成到与主场效应晶体管相同的半导体本体中。

US 2017/0322239 A1公开了具有分裂栅极结构的竖向沟槽半导体器件的示例，该竖向沟槽半导体器件包括主场效应晶体管和电流感测场效应晶体管，该电流感测场效应晶体管被配置为产生与主场效应晶体管的漏极源极电流相对应的电压。

然而，对于提供在包括电流感测功能的晶体管器件中的更精确的和可靠的电流感测的进一步的改进是合期望的。

发明内容

在一些实施例中，半导体器件包括具有负载路径的主晶体管、用于感测在主晶体管的负载路径中流动的主电流的感测晶体管、以及用于保护感测晶体管的至少一个旁路二极管结构。所述至少一个旁路二极管结构与所述感测晶体管并联电耦合。

在一些实施例中，主晶体管包括主漏极、主源极和主栅极，并且感测晶体管包括感测漏极、感测源极和感测栅极，其中主漏极和感测漏极彼此电耦合，并且主栅极和感测栅极彼此电耦合。

在一些实施例中，所述至少一个旁路二极管结构电耦合在所述感测漏极与所述感测源极之间。

在一些实施例中，主晶体管包括多个主晶体管单元，每个主晶体管单元包括主沟槽和主台面，每个主沟槽包括主栅极电极，并且每个主台面包括布置在主本体区上的主源极区，并且感测晶体管包括多个感测晶体管单元，每个感测晶体管单元包括感测沟槽和感测台面，每个感测沟槽包括感测栅极电极，并且每个感测台面包括布置在感测本体区上的感测源极区，其中感测源极区与主源极区电隔离。

在一些实施例中，旁路二极管结构包括多个旁路二极管沟槽和多个旁路二极管台面，每个旁路二极管台面包括耦合到感测晶体管的感测源极区的旁路本体区，其中旁路本体区延伸到旁路二极管台面的上表面。

在一些实施例中，旁路本体区和感测源极区被通过一个或多个导电通孔电耦合到公共金属层。

在一些实施例中，旁路本体区与公共金属层之间的接触面积大于源极感测区与公共金属层之间的接触面积。

在一些实施例中，感测沟槽和旁路二极管沟槽形成公共沟槽，并且感测台面和旁路二极管台面形成公共台面。

在一些实施例中，细长导电通孔位于公共台面中，并且位于感测源极区中以及位于旁路本体区中，以将旁路本体区和感测源极区电耦合到公共金属层上。

在一些实施例中，细长导电通孔横向延伸到旁路本体区中至少10μm的距离。

在一些实施例中，感测沟槽延伸到栅极布线，并且感测沟槽的栅极电极耦合到栅极布线。

在一些实施例中，旁路二极管结构被横向地布置在感测晶体管和栅极布线之间。

在一些实施例中，公共金属层形成源极感测布线，该源极感测布线在感测晶体管和感测焊盘之间横向延伸，并且将感测源极区和旁路本体区电耦合到感测焊盘。