[发明专利]便携式cameralink数据采集系统和采集方法

权利要求书

1.便携式cameralink数据采集系统，其特征在于：用于采集位宽小于等于24bit的cameralink数据；包括cameralink接收单元、FPGA主控单元、以太网发送单元；

cameralink接收单元用于接收原始cameralink数据并将其转换为数字信号后发送给所述FPGA主控单元；

所述FPGA主控单元用于对数字信号进行格式转换、数据封装后，发送给以太网发送单元；

所述以太网发送单元用于将接收到的数据发送给外部的计算机进行显示；

所述FPGA主控单元包括数据接收模块、数据格式转换模块、数据处理模块和以太网发送模块；

数据接收模块根据cameralink数据协议，从所述数字信号中提取cameralink接收单元发送的cameralink数据以及cameralink数据中的cameralink_FVAL，cameralink_LVAL和cameralink_DVAL，将这三个信号和cameralink数据一起发送给数据格式转换模块；

数据格式转换模块用于实现以下步骤：

1】根据cameralink数据协议，为8bit≤n＜16bit的数据开辟用于缓存并进行格式转换的第一FIFO，为16bit≤n＜24bit的数据开辟用于缓存并进行格式转换的第二FIFO，为n＝24bit的数据开辟用于缓存并进行格式转换的第三FIFO；2】根据cameralink数据协议，对接收到的cameralink数据进行缓存，

当接收到的cameralink数据为大于等于8bit小于16bit的数据时，将其缓存于第一FIFO中，在缓存过程中检测cameralink_FVAL，当检测到cameralink_FVAL的上升沿后，将cameralink数据中的cameralink_FVAL，cameralink_LVAL和cameralink_DVAL三者相与的结果作为第一FIFO写使能信号，当第一FIFO中数据容量大于等于1个数据单元后，产生第一FIFO读使能信号，从第一FIFO中读出数据，若读出的数据大于8bit，则在读出的数据高位补零将其转换为16bit数据后发送给数据处理模块，若读出的数据为8bit，则将读出的数据直接发送给数据处理模块；

当接收到的cameralink数据为大于等于16bit小于24bit的数据时，将其缓存于第二FIFO中，在缓存过程中检测cameralink数据中的cameralink_FVAL，当检测到cameralink_FVAL的上升沿后，将cameralink数据中的cameralink_FVAL，cameralink_LVAL和cameralink_DVAL三者相与的结果作为第二FIFO写使能信号，当第二FIFO中数据容量大于等于1个数据单元后，产生第二FIFO读使能信号，从第二FIFO中读出数据，若读出的数据大于8bit，在读出的数据高位补零，使其转换为16bit数据后，发送给数据处理模块，若读出的数据为8bit，则将读出的数据直接发送给数据处理模块；

当接收到的cameralink数据为24bit数据时，将其缓存于第三FIFO中，在缓存过程中检测cameralink数据中的cameralink_FVAL，当检测到cameralink_FVAL的上升沿后，将cameralink数据中的cameralink_FVAL，cameralink_LVAL和cameralink_DVAL三者相与的结果作为第三FIFO写使能信号，当第三FIFO中数据容量大于等于1个数据单元后，产生第三FIFO读使能信号，读出格式为8bit的数据，发送给数据处理模块；

数据处理模块为其接收到的数据添加MAC地址、IP地址、UDP网络帧头和CRC校验码后，封装成符合UDP协议的广播数据包，然后将该广播数据包发送给以太网发送模块；

以太网发送模块将其收到的广播数据包通过以太网发送单元和网口发送给外部的计算机进行采集数据的显示；

第一FIFO、第二FIFO和第三FIFO均为同步FIFO或者均为异步FIFO；

第一FIFO、第二FIFO和第三FIFO均为同步FIFO时：

第一FIFO读使能信号的长度与第一FIFO写使能信号一致；第二FIFO读使能信号的长度为第二FIFO写使能信号长度的2倍；第三FIFO读使能信号的长度为第三FIFO写使能信号长度的3倍；

第一FIFO、第二FIFO和第三FIFO均为异步FIFO时：

第一FIFO读使能信号、第二FIFO读使能信号和第三FIFO读使能信号的长度根据下述关系式确定：

读使能信号长度×读时钟×读数据比特位＝写使能信号长度×写时钟×写数据比特位。