[发明专利]近存储器运算系统

权利要求书

1.一近存储器运算系统，其特征在于，包括：

多个运算节点，每一运算节点用以接收多个输入信号及输出运算结果信号，每一运算节点包括：

多个非易失性存储单元，每一非易失性存储单元用以在写入操作中储存权重值，及在读取操作中根据所述权重值输出权重信号；及

处理电路，耦接于所述多个非易失性存储单元，及用以接收所述多个输入信号，及对所述多个输入信号及由所述多个非易失性存储单元所产生的多个权重信号进行运算以产生所述运算结果信号；

其中所述多个非易失性存储单元及所述处理电路是设置在相异的两个芯片上，且所述处理电路及所述多个非易失性存储单元是在两个芯片间，透过面对面焊接或多个硅通孔以互相直接耦接。

2.一近存储器运算系统，其特征在于，包括：

多个运算节点，每一运算节点用以接收多个输入信号及输出运算结果信号，每一运算节点包括：

多个非易失性存储单元，每一非易失性存储单元用以在写入操作中储存权重值，及在读取操作中根据所述权重值输出权重信号；及

处理电路，耦接于所述多个非易失性存储单元，及用以接收所述多个输入信号，及对所述多个输入信号及由所述多个非易失性存储单元所产生的多个权重信号进行运算以产生所述运算结果信号；

其中近存储器运算系统是形成于系统级芯片，及所述处理电路是透过芯片上的连接结构与所述多个非易失性存储单元直接耦接。

3.如权利要求1或2所述的近存储器运算系统，其特征在于所述非易失性存储单元及所述处理电路是由相同或相异的制程制造。

4.如权利要求1或2所述的近存储器运算系统，其特征在于所述多个非易失性存储单元所产生的所述多个权重信号是电流信号，及所述处理电路包括：

多个操作单元，每一操作单元包括：

电流镜，耦接于所述多个非易失性存储单元中的对应非易失性存储单元，及用以复制所述对应非易失性存储单元所产生的权重信号以产生权重电流；及

控制晶体管，具有用以接收所述权重电流的第一端，用以输出加权输入信号的第二端，及用以接收所述多个输入信号中的对应输入信号的控制端。

5.如权利要求4所述的近存储器运算系统，其特征在于所述处理电路另包括：

电容，具有耦接于所述多个操作单元的多个控制晶体管的多个第二端的第一端，及耦接于第一系统电压端的第二端。

6.如权利要求4所述的近存储器运算系统，其特征在于所述电流镜包括：

第一晶体管，具有耦接于第二系统电压端的第一端，耦接于所述对应非易失性存储单元的第二端，及控制端；

第二晶体管，具有耦接于所述第二系统电压端的第一端，耦接于所述控制晶体管的所述第一端的第二端，及耦接于所述第一晶体管的所述控制端的控制端；

第一开关，具有耦接于所述第二系统电压端的第一端，耦接于所述第一晶体管的所述控制端的第二端，及用以接收第一控制信号的控制端；及

第二开关，具有耦接于所述第一晶体管的所述控制端的第一端，耦接于所述第一晶体管的所述第二端的第二端，及用以接收第二控制信号的控制端。

7.如权利要求6所述的近存储器运算系统，其特征在于当所述多个运算节点中的第一运算节点是在待机模式时：

所述第一运算节点中的多个非易失性存储单元是在读取状态；

所述第一运算节点的处理电路中的多个操作单元的多个第一开关被导通；及

所述第一运算节点的所述处理电路中的所述多个操作单元的多个第二开关被截止。

8.如权利要求7所述的近存储器运算系统，其特征在于当所述多个运算节点中的所述第一运算节点是在预备模式时：

所述第一运算节点中的所述多个非易失性存储单元是在所述读取状态；

所述第一运算节点的所述处理电路中的所述多个操作单元的所述多个第一开关被截止；及

所述第一运算节点的所述处理电路中的所述多个操作单元的所述多个第二开关被导通。