[发明专利]内置PN结硅基高压增强型氮化镓晶体管及制造方法

说明书

本发明涉及内置PN结硅基高压增强型氮化镓晶体管及其制造工艺。通过内置PN结结构调节电场分布的方式，可以提高EJ‑高电子迁移率晶体管晶体管器件的击穿电压。内置PN结用于改善栅极和漏极之间的器件内部电场分布，从而实现更高的击穿电压。结构参数优化的EJ‑高电子迁移率晶体管晶体管，当栅漏距离为15μm时可达到2050V的击穿电压性能，这归因于栅极和漏极之间器件内部电场分布的改善。优化的该类EJ‑高电子迁移率晶体管结构晶体管，导通电阻为15.37Ωmm，功率半导体器件基础品质因数为2.734GWcm‑2。与没有内置PN结的晶体管相比，新器件EJ‑高电子迁移率晶体管将击穿电压提高了32.54％，功率半导体器件基础品质因数提高了71.3％,而两者的导通电阻相差不大。

技术领域

本发明属于晶体管领域，尤其涉及一种内置PN结硅基高压增强型氮化镓晶体管及制造方法。

背景技术

基于氮化镓的电子器件已成为电源应用中最有前途的候选产品之一。由于氮化铝镓/氮化镓异质结中的强极化电荷，在氮化镓和氮化铝镓之间的界面处形成了高密度的二维电子气。因此，通常使用氮化铝镓/氮化镓高电子迁移率晶体管作为耗尽型器件，在过去的十年中，许多基于氮化镓的电子器件的研究工作都集中在耗尽型氮化铝镓/氮化镓高电子迁移率晶体管上。由于电路应用的诸多局限性，氮化镓增强器件正在兴起。与耗尽型氮化铝镓/氮化镓高电子迁移率晶体管相比，增强型氮化镓基电子器件在电路应用中具有优势。在微波功率放大器和低噪声放大器等电路中，可以不使用负电压源，这样可以大大降低电路的复杂性和成本，并且具有良好的电路兼容性。

为了提高氮化镓基器件的击穿电压，有必要改善栅极和漏极之间的电场分布。衬底电极已用于实现高耐压低表面电场氮化镓高电子迁移率晶体管。但是它只能用于薄的氮化镓缓冲层，对于高击穿电压的、有一定厚度的氮化镓器件而言有一定的限制。

发明内容

针对上述缺陷，本发明提供了一种内置PN结硅基高压增强型氮化镓晶体管内置PN结硅基高压增强型氮化镓晶体管，其特征在于，包括硅衬底、过渡层、缓冲层、势垒层，内置的N型层和P型层形成的嵌入结在势垒层和缓冲层中形成PN结，二维电子气的一部分替换为高掺杂N型层，同时P型层嵌入在N型层中；从下往上依次为硅衬底、过渡层、缓冲层、势垒层；所述势垒层为氮化铝镓势垒层，在氮化铝镓势垒层上形成二氧化硅作为蚀刻掩模，再蚀刻氮化铝镓阻挡层和氮化镓缓冲层，通过分子束外延的晶体生长技术使N型层和P型层重新生长，在P型层的顶部沉积二氧化硅掩模，形成N型层，作为通过等离子体增强化学气相沉积形成的钝化层，通过电感耦合等离子体蚀刻氮化硅和栅极凹槽，通过沉积氮化硅，作为栅极电介质，形成源电极和漏电极的纯电阻。该内置PN结改善了栅极和漏极之间的器件内部电场分布，从而提高了击穿电压。

本发明提出具有内置PN结的高电子迁移率晶体管新架构来改善模拟器件的击穿电压，使用Sentaurus TCAD工具对该结构进行了仿真，验证了所提出的新结构EJ-高电子迁移率晶体管提供的击穿电压比传统的带优化场板的FPC-高电子迁移率晶体管击穿电压高，品质因素更高。

制造工艺的简要步骤，每个图的步骤可总结如下：

(a)在硅衬底上生长过渡层，然后通过金属有机化学气相沉积在过渡层上依次生长缓冲层和氮化铝镓势垒层；

(b)通过使用等离子体增强化学气相沉积法形成二氧化硅作为蚀刻掩模；

(c)用三氯化硼与氯气混合气体通过变压器耦合等离子体反应性离子蚀刻来蚀刻氮化铝镓阻挡层和氮化镓缓冲层；

(d)进行紫外线臭氧清洗和氟化氢加盐酸的湿法蚀刻相结合的方法，以减少蚀刻表面的杂质浓度，通过分子束外延的晶体生长技术使N型层和P型层重新生长；

(e)使用等离子增强化学气相沉积法在P型层的顶部沉积二氧化硅掩模，并通过硅离子注入形成N型层；