[发明专利]预编码型摆幅可控的低功耗SST驱动器有效
申请号: | 202010379074.6 | 申请日: | 2020-05-07 |
公开(公告)号: | CN111446955B | 公开(公告)日: | 2023-07-14 |
发明(设计)人: | 周健军;金晶;康昊鹏 | 申请(专利权)人: | 江苏集萃智能集成电路设计技术研究所有限公司 |
主分类号: | H03K19/0175 | 分类号: | H03K19/0175;H03K19/00;H03K19/20 |
代理公司: | 苏州创元专利商标事务所有限公司 32103 | 代理人: | 孙仿卫 |
地址: | 214000 江苏省无锡市新吴*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 预编 码型摆幅 可控 功耗 sst 驱动器 | ||
1.一种预编码型摆幅可控的低功耗SST驱动器,其特征在于:所述预编码型摆幅可控的低功耗SST驱动器包括:
SST驱动电路,所述SST驱动电路包括输出电阻和并联在所述输出电阻两端的分流电阻,且所述SST驱动电路中主抽头的切片数可调;
编码电路,所述编码电路用于对数据类型进行编码并驱动所述SST驱动电路,所述编码电路包括输出四路信号的锁存器组、逻辑门组和选择器组,所述逻辑门组设置于所述选择器组的前级;
所述SST驱动电路还包括第一电阻、第二电阻、第三电阻和第四电阻,所述第一电阻、所述输出电阻、所述第二电阻依次串接并耦合在电源端与地之间而构成第一支路,所述第三电阻、所述输出电阻、所述第四电阻依次串接并耦合在电源端与地之间而构成第二支路,所述第一支路和所述第二支路十字交叉设置;所述第一电阻由第一上拉晶体管提供,所述第二电阻由第一下拉晶体管提供,所述第三电阻由第二上拉晶体管提供,所述第四电阻由第二下拉晶体管提供,所述分流电阻由并联晶体管提供;
所述逻辑门组包括两路或非门、两路与非门和两路同或门,第一路所述与非门、第一路所述与非门、第一路所述同或门均接入所述锁存器组输出的第一路信号和第三路信号,第一路所述与非门、第一路所述与非门、第一路所述同或门均接入所述锁存器组输出的第二路信号和第四路信号;
所述选择器组包括三路选择器,第一路所述选择器接入两路所述或非门输出的信号,第二路所述选择器接入两路与非门输出的信号,第三路所述选择器接入两路所述同或门输出的信号,第一路所述选择器输出与所述第一上拉晶体管或所述第二上拉晶体管相对应的信号,第二路所述选择器输出与所述第一下拉晶体管或所述第二下拉晶体管对应的信号,第三路所述选择器输出与所述并联晶体管相对应的信号;
所述锁存器组包括五个锁存器,第一个所述锁存器的输入端、第二个所述锁存器的输入端构成所述锁存器组的输入端,第三个所述锁存器的输入端与第一个所述锁存器的输出端相连接,第四个所述锁存器的输入端与第二个所述锁存器的输出端相连接,第五个所述锁存器的输入端与第三个所述锁存器的输出端相连接,第三个所述锁存器的输出端构成所述锁存器组的第一个输出端并输出第一路信号,第五个所述锁存器的输出端构成所述锁存器组的第二个输出端并输出第二路信号,第四个所述锁存器的输出端构成所述锁存器组的第三个输出端并输出第三路信号,第二个所述锁存器的输出端构成所述锁存器组的第四个输出端并输出的第四路信号。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于江苏集萃智能集成电路设计技术研究所有限公司,未经江苏集萃智能集成电路设计技术研究所有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010379074.6/1.html,转载请声明来源钻瓜专利网。