[发明专利]半导体器件及其形成方法

说明书

一种方法包括：在半导体衬底上方形成外延半导体层，以及蚀刻外延半导体层和半导体衬底以形成半导体条，该半导体条包括用作心轴的上部和位于心轴下方的下部。上部是外延半导体层的剩余部分，并且下部是半导体衬底的剩余部分。该方法还包括从心轴的第一侧壁开始生长第一半导体鳍，从心轴的第二侧壁开始生长第二半导体鳍。第一侧壁和第二侧壁是心轴的相对侧壁。基于第一半导体鳍形成第一晶体管。基于第二半导体鳍形成第二晶体管。本发明的实施例还涉及半导体器件及其形成方法。

技术领域

本发明的实施例涉及半导体器件及其形成方法。

背景技术

随着集成电路不断按比例缩小以及对集成电路的速度的要求越来越高，晶体管需要具有更高的驱动电流和越来越小的尺寸。由此开发出鳍式场效应晶体管(FinFET)。在传统的FinFET形成工艺中，可以通过在硅衬底中形成沟槽，用介电材料填充沟槽以形成浅沟槽隔离(STI)区，然后使STI区的顶部凹进来形成半导体鳍。因此，STI区的凹进部分之间的硅衬底部分形成半导体鳍，在半导体鳍上形成FinFET。

发明内容

本发明的实施例提供了一种形成半导体器件的方法，包括：在半导体衬底上方形成外延半导体层；蚀刻所述外延半导体层和所述半导体衬底以形成半导体条，所述半导体条包括：上部，用作心轴，其中，所述上部是所述外延半导体层的剩余部分；和下部，位于所述心轴下方，其中，所述下部是所述半导体衬底的剩余部分；从所述心轴的第一侧壁开始生长第一半导体鳍；从所述心轴的第二侧壁开始生长第二半导体鳍，其中，所述第一侧壁和所述第二侧壁是所述心轴的相对侧壁；基于所述第一半导体鳍形成第一晶体管；以及基于所述第二半导体鳍形成第二晶体管。

本发明的另一实施例提供了一种形成半导体器件的方法，包括：执行第一外延以从半导体心轴的第一侧壁和第二侧壁生长第一半导体鳍和第二半导体鳍；在所述第一半导体鳍和所述第二半导体鳍中的每个的第一部分上形成伪栅极堆叠件；去除所述第一半导体鳍和所述第二半导体鳍中的每个的第二部分；氧化所述半导体心轴以形成介电鳍；在由所述第一半导体鳍和所述第二半导体鳍的去除的第二部分留下的空间中分别生长第一伪半导体区和第二伪半导体区；分别用第一源极/漏极区和第二源极/漏极区替换所述第一伪半导体区和所述第二伪半导体区；以及用替换栅极堆叠件替换所述伪栅极堆叠件。

本发明的又一实施例提供了一种半导体器件，包括：块状半导体衬底；半导体条，位于所述块状半导体衬底上方并且连接到所述块状半导体衬底；栅极堆叠件，包括与所述半导体条重叠并接触的第一部分；第一半导体鳍和第二半导体鳍，接触所述栅极堆叠件的所述第一部分的相对侧壁，其中，所述栅极堆叠件还包括：第二部分，位于所述第一半导体鳍的与所述第一部分相对的侧上；第三部分，位于所述第二半导体鳍的与所述第一部分相对的侧上；第一源极/漏极区，连接所述第一半导体鳍的侧壁；以及第二源极/漏极区，连接所述第二半导体鳍的侧壁。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1至图5、图6A、图6B、图7A、图7B、图7C、图7D、图8A、图8B、图8C、图8D、图9A、图9B、图9C、图9D、图10A、图10B、图10C、图10D、图11A、图11B、图11C、图11D、图12A、图12B、图12C、图12D、图12E、图13A、图13B、图13C、图13D、图14A、图14B、图14C、图14D、图15A、图15B、图15C、图15D、图16A、图16B、图16C、图16D、图16E、图17A、图17B、图17C、图17D、图18A、图18B、图18C、图18D、图19A、图19B、图19C、图19D、图20A、图20B、图20C、图20D、图21A、图21B、图21C、图21D、图22和图23示出了根据一些实施例的鳍式场效应晶体管(FinFET)的形成中的中间阶段的截面图和顶视图。