[发明专利]垂直场效应晶体管器件及其制造方法

说明书

提供一种垂直场效应晶体管(VFET)器件及其制造方法。该VFET器件包括：鳍结构，形成在衬底上；栅极结构，包括形成在鳍结构的侧壁的上部上的栅极电介质层以及形成在栅极电介质层的下部上的导体层；顶部源极/漏极(S/D)区，形成在鳍结构和栅极结构之上；底部S/D区，形成在鳍结构和栅极结构之下；顶部间隔物，形成在栅极电介质层的上部上，并在顶部S/D区与导体层的顶表面之间；以及底部间隔物，形成在栅极结构与底部S/D区之间。栅极电介质层的顶表面定位在与顶部间隔物的顶表面相同或基本上相同的高度处、或者定位为低于顶部间隔物的顶表面，并高于导体层的顶表面。

技术领域

与发明构思的示范性实施方式一致的装置涉及垂直场效应晶体管(VFET)。

背景技术

已知VFET在按比例缩放上(in scale)优于常规平面场效应晶体管(FET)，因为更加减小的尺寸的半导体单元能够被设计和制造。

众所周知，VFET的特征在于垂直鳍结构形成在衬底之上，并且顶部源极/漏极(S/D)区和底部S/D区分别形成在鳍结构之上和之下。此外，栅极结构沿着鳍结构的侧壁形成以围绕鳍结构。像在平面FET中一样，VFET的接收输入信号以激活VFET的栅极结构以及其栅极可控性是改善整个VFET性能的因素。

因此，将需要用于形成VFET的栅极结构的改进的技术和工艺方法。

发明内容

发明构思的各种实施方式涉及一种垂直场效应晶体管(VFET)器件以及制造该VFET器件的方法。

这些实施方式可以提供具有改善的栅极结构性能的VFET器件以及实现改善的VFET器件的方法。

根据示范性实施方式，提供一种VFET器件，该VFET器件可以包括：鳍结构，形成在衬底上；栅极结构，包括形成在鳍结构的侧壁的上部上的栅极电介质层以及形成在栅极电介质层的下部上的导体层；顶部源极/漏极(S/D)区，形成在鳍结构和栅极结构之上；底部S/D区，形成在鳍结构和栅极结构之下；顶部间隔物，形成在栅极电介质层的上部上，并且在顶部S/D区与导体层的顶表面之间；以及底部间隔物，形成在栅极结构与底部S/D区之间。栅极电介质层的顶表面定位在与顶部间隔物的顶表面相同或基本上相同的高度处、或者定位为低于顶部间隔物的顶表面，并高于导体层的顶表面。

根据示范性实施方式，提供一种VFET器件，该VFET器件可以包括：鳍结构，形成在衬底上；栅极结构，包括形成在鳍结构的侧壁的上部上的栅极电介质层以及形成在栅极电介质层的下部上的导体层；顶部源极/漏极(S/D)区，形成在鳍结构之上以覆盖栅极结构；底部S/D区，形成在鳍结构和栅极结构之下；夹层，形成在栅极结构和顶部S/D区外面；气隙间隔物，形成在顶部S/D区与栅极结构的导体层的顶表面之间并在栅极结构与夹层之间；以及底部间隔物，形成在栅极结构与底部S/D区之间。

根据示范性实施方式，提供一种制造VFET器件的方法。该方法可以包括：提供叠层(stack)，该叠层包括底部S/D区、鳍结构、在鳍结构的侧壁上的栅极结构、在栅极结构的侧壁上的夹层以及在鳍结构上的掩模层，该叠层还包括在底部S/D区上且在栅极结构和夹层之下的底部间隔物，并且栅极结构包括在鳍结构的侧壁上的栅极电介质层和在栅极电介质层上的导体层；从叠层的顶表面蚀刻该叠层，以从叠层的顶表面将栅极电介质层和导体层去除不同的深度并去除掩模层，以留下栅极电介质层的上部和鳍结构，使得栅极电介质层的该上部定位在导体层的顶表面所在的平面之上；以及在鳍结构的顶表面、栅极结构的顶表面和夹层的侧壁上形成顶部S/D区。

附图说明

通过参照附图详细描述发明构思的示例实施方式，发明构思的以上和其它的方面对于本领域普通技术人员将变得更加明显，附图中：

图1A至图1C示出根据一示范性实施方式的制造VFET的工艺；

图2A至图2C示出根据另一示范性实施方式的制造VFET的工艺；