[发明专利]一种实现可调延时的电路、装置及方法

权利要求书

1.一种实现可调延时的电路，包括级联的多个延时单元，其特征在于，所述延时单元为进位链，进位链包括多个级联的MUX选择器，每个MUX选择器为二输入选择器；MUX选择器接受两个源输入DIx、上级MUX输出及一个选择输入Sx，还包括一个输出COx，MUX选择器的输出既输出到外部，也输出给下一级MUXMUX选择器；x为MUX选择器的级联序号；每个MUX选择器的输出COx与下级源输入DIx互联。

2.根据权利要求1的实现可调延时的电路，其特征在于，所述进位链为CARRY4或CARRY8。

3.根据权利要求1的实现可调延时的电路，其特征在于，基于所述选择输入Sx确定信号通过内部的直连路径TAx或外部互连路径TBx输入序号为x的MUX选择器。

4.根据权利要求3的实现可调延时的电路，其特征在于，当Sx＝0时，序号x-1的MUX输出的信号经过外部互连路径TBx输入序号x的MUX；当Sx＝1时，序号x-1的MUX输出的信号经过内部的直连路径TAx输入序号x的MUX；或当Sx＝1时，序号x-1的MUX输出的信号经过外部互连路径TBx输入序号x的MUX；当Sx＝0时，序号x-1的MUX输出的信号经过内部的直连路径TAx输入序号x的MUX。

5.一种实现可调延时的装置，包括权利要求1-4任一项所述的实现可调延时的电路、延时编程模块及存储模块；所述存储模块与实现可调延时的电路、延时编程模块相连；其特征在于：

所述延时编程模块用于根据需要的延时时间生成表示选择输入信号的信息码；

所述存储模块用于存储所述信息码，并将所述信息码送入实现可调延时的电中各延时单元的选择输入端，以确定信号的有效延时路径。

6.根据权利要求5的实现可调延时的装置，其特征在于，在所述存储模块中预先存储选择输入信号的信息码与需要调节的不同级别延时的对应关系。

7.根据权利要求5的实现可调延时的装置，其特征在于，所述存储模块为静态随机存储器。

8.一种实现可调延时的方法，基于权利要求5-7任一项所述的实现可调延时的装置，其特征在于，包括步骤：

S1、接收需要的延时；

S2、基于所述需要的延时生成表示选择输入信号的信息码；

S3、将所述信息码通过存储模块送入各延时单元的选择输入端，以确定信号的有效延时路径。

9.根据权利要求8的实现可调延时的方法，其特征在于，所述步骤S2为：S2、在存储模块中查询所述需要的延时对应的信息码。

10.根据权利要求9的实现可调延时的方法，其特征在于，在步骤S1之前还包括：

S0、将信息码与对应的延时关联存储于存储模块。