[发明专利]一种折返式过流保护电路在审
申请号: | 202010386305.6 | 申请日: | 2020-05-09 |
公开(公告)号: | CN111478300A | 公开(公告)日: | 2020-07-31 |
发明(设计)人: | 冉波;姚和平;汪西虎 | 申请(专利权)人: | 上海维安半导体有限公司 |
主分类号: | H02H9/02 | 分类号: | H02H9/02 |
代理公司: | 上海东亚专利商标代理有限公司 31208 | 代理人: | 董梅 |
地址: | 201202 上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 折返 保护 电路 | ||
1.一种折返式过流保护电路,包括输出电流信号采样电路,差分比较电路和功率管栅极控制电路,其特征在于:
由输出电流信号采样电路和功率管栅极控制电路构成限流控制环路,由包括采样管的采样电路采样功率管电流并将输出电压信号采样分压反馈给差分比较电路,当功率管输出电流超过预设定阈值时,将功率管栅极钳位,达到限制最大输出电流;
所述的差分比较电路由PMOS管和NMOS管构成,差分比较电路分别输入基准电压VRFE和输出电压信号采样分压VFB,比较输出电压信号采样分压与对应的预设电压参数阈值,并输出比较结果,该比较结果通过功率管栅极控制电路屏蔽电阻一R1,产生不同的电流限制阈值。
2.根据权利要求1所述的折返式过流保护电路,其特征在于:所述的差分比较电路由第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四NMOS管MN4、第五NMOS管MN5、第七NMOS管MN7、第六PMOS管MP6、第八PMOS管MP8构成,其中,第一PMOS管MP1源极连接电源VDD、漏极连接第二、三PMOS管MP2、MP3的源级,栅极外接偏置电压VBIAS3;第二PMOS管MP2的栅极连接外接基准电压VREF,第三PMOS管MP3的栅极连接输出电压信号采样分压VFB,第二PMOS管MP2漏极与第四NMOS管MN4漏极连接,第三PMOS管MP3漏极与第五NMOS管MN5漏极连接,第四NMOS管MN4的栅极漏级短接,第四、五、七NMOS管MN4、MN5、MN7的源极接地,第四、五NMOS管MN4、MN5的栅极连接,第五NMOS管MN5漏极和第七NMOS管MN7栅极连接,第七NMOS管MN7漏极与第六PMOS管MP6漏极连接,第六PMOS管MP6源极接电源VDD,第六PMOS管MP6漏极与第八PMOS管MP8栅极连接,第八PMOS管MP8源极连接VDD,第八PMOS管MP8漏极连接电阻一R1负向端构成差分电路,当比较结果为过流时,限流环路中的控制电路屏蔽电阻一R1,产生不同的电流限制阈值。
3.根据权利要求1或2所述的折返式过流保护电路,其特征在于:所述的限流环路由采样管第十三PMOS管MP13、功率管第十四PMOS管MP14、电阻四R4、电阻五R5、第十五PMOS管MP15、第十一PMOS管MP11、第十二PMOS管MP12、第九NMOS管MN9、第十NMOS管MN10、电阻一R1、电阻二R2和电阻三R3构成,其中,
所述的电阻一R1正向端连接VDD,电阻一R1负向端与电阻二R2正向端连接,电阻二R2负向端与第十一PMOS管MP11源极连接,第十一PMOS管MP11栅极与漏极短接,第十一PMOS管MP11漏极与第九NMOS管MN9漏极连接,第九NMOS管MN9和第十NMOS管MN10源极接地GND,第九NMOS管MN9和第十NMOS管MN10栅极都外接偏置电压VBIAS,第十二PMOS管MP12栅极与第十一PMOS管MP11栅极连接,第十二PMOS管MP12源级连接电阻三R3负向端,电阻三R3正向端连接电源VDD,第十二PMOS管MP12漏极和第十NMOS管MN10漏极连接,第十NMOS管MN10漏极与第十五PMOS管MP15栅极连接,第十五PMOS管MP15源极接电源VDD,采样管第十三PMOS管MP13源极连接电阻三R3负向端,该连接点的电压VCT,采样管第十三PMOS管MP13、功率管第十四PMOS管MP14栅极短接并连接第十五PMOS管MP15漏极,第十三、十四PMOS管MP13、MP14漏极短接作为电路的输出端VOUT,功率管第十四PMOS管MP14源极接电源VDD,漏极连接电阻四R4正向端,电阻四R4负向端连接电阻五R5正向端,电阻五R5负向端接地,电阻四R4负向端和电阻五R5正向端的连接点输出电压信号采样分压VFB;
所述的第十二PMOS管MP12的栅极电位由电阻一R1、电阻二R2、第九NMOS管MN9和外接偏置电压VBIAS决定,采样管第十三PMOS管MP13采样功率管第十四PMOS管MP14电流,当功率管第十四PMOS管MP14电流增加到一定值,即过流时,电阻三R3的压降使第十二NMOS管MP12的源极电压下降,第十二NMOS管MP12的导通能力下降,但是由第十NMOS管MN10和VBIAS决定的电流下拉能力恒定,最终VCT端的电压拉低,第十五PMOS管MP15打开,将功率管第十四PMOS管MP14栅极钳位,限制输出电流。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海维安半导体有限公司,未经上海维安半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010386305.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种轨道交通车辆空调电气柜
- 下一篇:一种铝合金轮毂热处理工艺