[发明专利]可控硅型静电放电器件及集成电路

说明书

公开了一种可控硅型静电放电器件及集成电路，该可控硅型静电放电器件以传统LDMOS‑SCR器件为基础，将漏端的N阱区拆分为与该N阱区中的第二P掺杂区和第二N掺杂区相匹配的第一N阱区和第二N阱区，提高了N阱区的寄生电阻，使其在ESD放电电流下的压降提升更快，使寄生PNP管的开启速度更快，提高可控硅型静电放电器件的开启速度，提高了静电放电保护水平。该集成电路包括该可控硅型静电放电器件。本发明的可控硅型静电放电器件的结构改进简易，在无工艺成本增加的情况下提升了的可控硅型静电放电器件的开启速度，提升了静电放电防护水平。

技术领域

本发明涉及集成电路的静电放电保护技术领域，特别涉及一种可控硅型静电放电器件及集成电路。

背景技术

静电放电(Electro-Static Discharge，ESD)是日常生活中的常见现象，虽不易被人体感知，却会对集成电路产品造成严重威胁。

静电放电现象的模式通常分为几种：人体放电模式(HBM)，机器放电模式(MM)，组件充电放电模式(CDM)。相比于HBM及MM放电，CDM是自身带静电荷的芯片某管脚接触到地，从而引起芯片内部的静电荷转移到地的ESD模式。由于电荷存储在芯片的相对较小的寄生电容中，且CDM模式下的放电回路总电阻很小，因此波形的上升速度非常快，约为0.2～0.4ns，脉冲持续时间约为5ns，峰值电流可以达到同等ESD应力下HBM放电峰值的15～20倍。这就要求ESD防护器件开启速度足够快，且具有高鲁棒性的特点。

据美国国家半导体公司(National-Semiconductor)数据统计表明，现今集成电路由ESD/EOS(Electrical-Over-Stress，过电应力)引起失效的产品占全部的38％。对于高压CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)或高压BCD(bipolar-CMOS-DMOS，一种单片集成工艺)工艺，其广泛的用于制造电源管理、高压驱动以及汽车电子等领域的集成电路产品中。而这类集成电路产品往往工作在大电流、大电压、强电磁干扰环境下，ESD防护器件会出现低鲁棒性、误触发等问题，需要高可靠、高鲁棒性的ESD器件解决防护方案。

对于高压功率集成电路，横向双扩散金属-氧化物-半导体(Lateral DoubleDiffusion Metal-Oxide-Semiconductor，LDMOS)晶体管由于能够承受较高的击穿电压被广泛选用为高压输入/输出管脚的保护器件。LDMOS器件是一种ESD保护器件。图1示出了根据现有技术的传统LDMOS器件的结构示意图。现有的LDMOS器件100包括有P型衬底110、形成于P型衬底110上的相互无交叠的P阱区120和N漂移区130。其中，P阱区120内设置有P掺杂区121和N掺杂区122，隔离层123将P掺杂区121和N掺杂区122分隔开；N漂移区130中设置有N阱区131和栅氧化层140，N阱区131中设置有N掺杂区132；栅氧化层140的两端分别连接至N掺杂区122和N掺杂区132，栅极150设置在栅氧化层140的部分区域上。N掺杂区132上设置有漏电极为阳极，P掺杂区、N掺杂区和栅极上设置有源电极互连为阴极，其中电极层未画出，阳极为静电输入端。