[发明专利]一种提升芯片硬宏供电可靠性的方法

说明书

本发明公开了一种提升芯片硬宏供电可靠性的方法，包括：基于芯片的设计需求和走线资源约束确定芯片的芯片电源网络的拓扑结构；芯片电源网络的拓扑结构包括：金属层的层数、通用布线层的层数、通用布线层所金属层的层号、每一层通用布线层上金属线的物理位置、方向、线宽和间距；确定芯片的硬宏中的供电引脚所在通用布线层的层号；在硬宏中所在通用布线层上方除通用布线层以外的一层或多层金属层中进行硬宏专用电源网络的金属线布线；根据硬宏的逻辑功能，在硬宏专用电源网络中相邻两层的金属线间、硬宏专用电源网络的金属线与电源地引脚间以及硬宏专用电源网络的金属线与芯片电源网络间设置供电通孔，并通过供电通孔进行不同层金属线之间的连通。

技术领域

本发明涉及微电子技术领域，尤其涉及一种提升芯片硬宏供电可靠性的方法。

背景技术

数字后端集成电路(IC)设计中，宏单元(Macro)是设计中最常见的单元。Macro是一个宽泛的概念，通常我们把它分为硬宏(Hard Macro)和软宏(Soft Macro)。硬宏是指特定的功能模块，例如包括存储器(Memory)、锁相环PLL、锁相环DLL等各种IP核，即用于专用集成电路(ASIC)或现场可编程逻辑阵列(FPGA)中的预先设计好的电路功能模块，硬宏的逻辑在其本身内部已经集成好，根据工艺库进行调用即可。

在常规的数字电路设计中，通常是采用芯片本身的芯片电源网络(power mesh)对硬宏进行供电，芯片电源网络平铺整个芯片，硬宏上方位置的芯片电源网络通过叠层孔(stack via)与硬宏的供电引脚PG PIN相连通。

这种供电网络结构的鲁棒性较差，在特殊或极端条件下，硬宏的供电可靠性无法得到保障，可能会因此影响整个芯片性能。

发明内容

本发明的目的是针对现有技术的缺陷，提供一种提升芯片硬宏供电可靠性的方法，通过在硬宏上方位置芯片内部构建硬宏专用电源网络，来提升芯片硬宏供电可靠性。

有鉴于此，本发明实施例提供了一种提升芯片硬宏供电可靠性的方法，包括：

基于芯片的设计需求和走线资源约束确定芯片的芯片电源网络的拓扑结构；所述芯片具有多层金属层，相邻金属层的金属线方向相互垂直；所述芯片电源网络的拓扑结构包括：金属层的层数、通用布线层的层数、通用布线层所在金属层的层号、每一层通用布线层上金属线的物理位置、方向、线宽和间距；

确定芯片的硬宏hard macro中的供电引脚PG PIN所在金属层的层号；

在所述硬宏中供电引脚PG PIN所在金属层上方，除通用布线层以外的一层或多层金属层中，进行硬宏专用电源网络的金属线布线；

根据硬宏的供电逻辑，在所述硬宏专用电源网络中相邻两层的金属线之间、所述硬宏专用电源网络的金属线与所述供电引脚PG PIN之间、以及所述硬宏专用电源网络的金属线与所述芯片电源网络之间，设置叠层孔stack via，并通过叠层孔stack via进行不同层金属线之间的连通。

优选的，所述在所述硬宏中供电引脚PG PIN所在金属层上方，除通用布线层以外的一层或多层金属层中，进行硬宏专用电源网络的金属线布线具体包括：

在所述硬宏中PG PIN所在金属层上方选定通用布线层以外的一层或多层金属层用于硬宏专用电源网络的专用布线层；

确定每层专用布线层的走线轨道track；所述走线轨道track等间距排布；

对于每一层专用布线层，根据所述芯片电源网络的拓扑结构中金属线的间距和所述走线轨道track的间距将所述硬宏专用电源网络的专用布线层划分为多个布线单元；每个布线单元具有至少两条走线轨道track；

对于每一层专用布线层，在不超过预设的铺设比例条件下，在所述布线单元中选定至少一条走线轨道track进行金属线布线；所述多个布线单元中的金属线布线位置相同。