[发明专利]半导体装置和制造半导体装置的方法

权利要求书

1.一种半导体装置，其包括：

电子装置，所述电子装置包括：

装置顶部侧，所述装置顶部侧包括装置第一端子；

装置底部侧，所述装置底部侧与所述装置顶部侧相对；以及

装置第一侧壁，所述装置第一侧壁在所述装置顶部侧与所述装置底部侧之间；以及

衬底，所述衬底包括：

介电材料，所述介电材料包括：

介电质顶部区段，所述介电质顶部区段在所述装置顶部侧之上，其中所述介电质顶部区段包括在所述装置第一端子之上的介电质第一开口；

介电质侧区段，所述介电质侧区段在所述装置第一侧壁之上并且与所述介电质顶部区段相连；以及

介电质底部区段，所述介电质底部区段包括与所述装置底部侧大体上共面并且与所述介电质侧区段相连的下表面；以及

第一导电材料，所述第一导电材料包括：

第一导电顶部区段，所述第一导电顶部区段在所述介电质顶部区段之上并且穿过所述介电质第一开口耦合到所述装置第一端子；

第一导电侧区段，所述第一导电侧区段在所述介电质侧区段之上并且与所述第一导电顶部区段相连；以及

第一导电底部区段，所述第一导电底部区段在所述介电质底部区段之上并且与所述第一导电侧区段相连。

2.根据权利要求1所述的半导体装置，其中：

所述装置底部侧限定装置底部平面；

与所述第一导电顶部区段的下表面相比，所述第一导电底部区段的上表面更接近于所述装置底部平面。

3.根据权利要求1所述的半导体装置，其中：

所述第一导电侧区段大体上正交于所述第一导电顶部区段和所述第一导电底部区段；并且

所述第一导电顶部区段和所述第一导电底部区段大体上不彼此重叠。

4.根据权利要求1所述的半导体装置，其进一步包括：

包封料，所述包封料在所述衬底之上，形成所述装置第一侧壁的边界，并且包括包封料第一侧壁；

其中：

所述介电质底部区段包括由所述包封料第一侧壁暴露并且与所述包封料第一侧壁大体上共面的介电质第一末端；并且

所述第一导电底部区段包括被所述包封料第一侧壁覆盖的第一导电端点，与所述第一导电底部区段的任何其它点相比，所述第一导电端点更接近于所述包封料第一侧壁。

5.根据权利要求1所述的半导体装置，其进一步包括：

电子组件，所述电子组件包括：

组件底部侧；

组件第一端子，所述组件第一端子在所述组件底部侧上；以及

组件侧壁；以及

第一内部互连件，所述第一内部互连件在所述第一导电顶部区段之上并且耦合到所述组件第一端子。

6.根据权利要求5所述的半导体装置，其中：

所述电子组件包括：

组件介电材料，所述组件介电材料在所述组件底部侧之上并且暴露所述组件第一端子；以及

组件导电材料，所述组件导电材料在所述组件介电层之上，从所述组件第一端子侧向地延伸，并且将所述组件第一端子耦合到所述第一内部互连件。

7.根据权利要求5所述的半导体装置，其进一步包括：

包封料，所述包封料在所述组件底部侧与所述衬底之间延伸，形成所述装置第一侧壁和所述第一内部互连件的边界，并且包括包封料第一侧壁；

其中所述包封料第一侧壁与所述组件侧壁和所述衬底的介电质第一层大体上共面。

8.根据权利要求5所述的半导体装置，其中：

所述组件第一端子穿过所述介电质第一开口通过所述第一内部互连件和所述第一导电顶部区段耦合到所述装置第一端子。

9.根据权利要求8所述的半导体装置，其中：

所述第一内部互连件从所述组件第一端子和所述装置第一端子侧向地偏移。