[发明专利]针对按位乘法器-累加器（MAC）的流水线架构

权利要求书

1.一种用于累加多个N个相乘的M位值的方法，所述方法包括：

针对各自具有M位的每一对被乘数A和B：

在各自具有M个乘法单元的M行中，单独地将所述被乘数A的每一位与所述被乘数B的每一位相乘，并且单独地对来自所述乘法单元的前一行的结果求和；

在所述M行的乘法单元之后的M行的求和单元中，单独地对来自所述求和单元或所述乘法单元的前一行的结果求和，所述行朝向形成为列的累加器对输出求和；

在所述累加器的累加器单元中，单独地累加来自每行的位输出的结果的每一位，并且沿所述结果的位从所述结果的LSB(最低有效位)到MSB(最高有效位)传递进位值。

2.根据权利要求1所述的方法，其中所述乘法单元、所述求和单元以及所述累加器单元是位线处理器。

3.根据权利要求1所述的方法，并且还包括：在每个运算周期向所述乘法单元的上面一行提供一对新的被乘数A和B。

4.根据权利要求3所述的方法，并且其中所述单独地求和至少包括：生成所述乘法单元和所述求和单元中的至少一个的总和值和进位值，并且在每个周期将所述进位值向下传递一行以及将所述总和值向右且向下传递一行。

5.根据权利要求4所述的方法，并且包括：在每个周期将所述被乘数A的位向下传递一行，以及在每个周期将所述被乘数B的位向右且向下传递一行。

6.根据权利要求1所述的方法，并且其中M为2的幂。

7.根据权利要求1所述的方法，并且还包括：在所述提供停止后，每个周期单独地存储所述结果的一位，所述存储在所述LSB处开始并且朝向所述MSB移动。

8.根据权利要求1所述的方法，其中N为1，并且所述累加器的输出是被乘数A和B的乘法。

9.一种用于累加多个N个相乘的M位值的方法，所述方法包括：

将被乘数A和B流水线化到乘法-累加器，使得在每个周期一组新的被乘数被接收；

在每个周期，将当前被乘数A的位与当前被乘数B的位按位相乘，并且在位乘法器之间求和和进位；以及

在每个周期，将所述按位相乘的输出按位累加以在流水线化过程期间累加所述被乘数。

10.根据权利要求9所述的方法，其中所述按位相乘、所述求和以及所述按位累加是在位线处理器中实现的。

11.根据权利要求9所述的方法，并且包括：在每个周期将所述被乘数A的位向下传递一行，以及在每个周期将所述被乘数B的位向右且向下传递一行。

12.根据权利要求9所述的方法，并且其中M为2的幂。

13.根据权利要求9所述的方法，并且还包括：在所述流水线化停止后，每个周期单独地存储所述结果的一位，所述存储在所述LSB处开始并且朝向所述MSB移动。

14.根据权利要求9所述的方法，其中N为1，并且所述累加器的输出是被乘数A和B的乘法。

15.一种用于累加多个N个相乘的M位值的单元，所述单元包括：

接收单元，其用于接收被乘数A和B的流水线，使得在每个周期一组新的被乘数被接收；

按位乘法器，其用于将当前被乘数A的位与当前被乘数B的位按位相乘，并且在按位乘法器之间求和和进位；以及

按位累加器，其用于将所述按位乘法器的输出累加，从而在流水线化过程期间累加所述被乘数。