[发明专利]一种有效集成安装的电感阵列结构及实现方法

权利要求书

1.一种有效集成安装的电感阵列结构，包括共模电感和差模电感，所述共模电感包括在磁芯（5）上缠绕电磁线构成的上线包和下线包，上线包和下线包一侧的输入线圈为输入端，输出线圈为输出端，对应上线包和下线包另一侧的输出线圈为输出端，输入线圈为输入端；

所述差模电感包括在磁芯（5）上缠绕电磁线构成的上线包、下线包，上线包和下线包一侧的两个输入线圈为两个输入端，对应上线包和下线包另一侧的两个输出线圈为两个输出端，其特征在于：

垂直间隔设置的一组共模电感Ⅰ（1）、一组共模电感Ⅱ（2）和垂直间隔设置的一组差模电感Ⅲ（3）、一组差模电感Ⅳ（4）水平对应排列；

所述共模电感Ⅰ（1）上线包Ⅰ（1-1）输入端Ⅰ（1-1-1）电磁线依次通过上线包Ⅰ（1-1）输出端Ⅰ（1-1-2）、差模电感Ⅳ（4）上线包Ⅳ（4-1）输入端Ⅳ（4-1-1），从上线包Ⅳ（4-1）输出端Ⅳ（4-1-2）输出；

共模电感Ⅱ（2）上线包Ⅱ（2-1）输入端Ⅱ（2-1-1）电磁线依次通过上线包Ⅱ（2-1）输出端Ⅱ（2-1-2）、差模电感Ⅳ（4）下线包Ⅳ（4-2）输入端Ⅳ（4-2-1），从下线包Ⅳ（4-2）输出端Ⅳ（4-2-2）输出；

差模电感Ⅲ（3）上线包Ⅲ（3-1）输入端Ⅲ（3-1-1）电磁线依次通过上线包Ⅲ（3-1）输出端Ⅲ（3-1-2）、共模电感Ⅰ（1）下线包Ⅰ（1-2）输入端Ⅰ（1-2-1），从下线包Ⅰ（1-2）输出端Ⅰ（1-2-2）输出；

差模电感Ⅲ（3）下线包Ⅲ（3-2）输入端Ⅲ（3-2-1）电磁线依次通下线包Ⅲ（3-2）输出端Ⅲ（3-2-2）、共模电感Ⅱ（2）下线包Ⅱ（2-2）输入端Ⅱ（2-2-1），从下线包Ⅱ（2-2）输出端Ⅱ（2-2-2）输出。

2.一种采用权利要求1所述的有效集成安装的电感阵列结构的实现方法，其特征在于：

本发明的电感阵列结构方式为：一组共模电感Ⅰ（1）和一组共模电感Ⅱ（2）两组并联使用，一组差模电感Ⅲ（3）和一组差模电感Ⅳ（4）两组串联使用；

共模电感Ⅰ（1）和共模电感Ⅱ（2）的并联封装结构中，并联输入端Ⅰ（1-1-1）和输入端Ⅱ（2-1-1）的绕组，分别并入串联差模电感其中之一的差模电感Ⅳ（4），充当差模电感Ⅳ（4）的输出端Ⅳ（4-1-2）和输出端Ⅳ（4-2-2）绕组；并联输出端Ⅰ（1-2-2）和输出端Ⅱ（2-2-2）绕组，分别并入串联差模电感封装中的另一只差模电感Ⅲ（3），充当差模电感Ⅲ（3）的输入端Ⅲ（3-1-1）和输入端Ⅲ（3-2-1）绕组；

并联的两组共模电感Ⅰ（1）和共模电感Ⅱ（2）中的寄生漏感能够被电感阵列有效利用，将不利参数变为有利参数；

串联的两组差模电感Ⅲ（3）和差模电感Ⅳ（4），能够有效的提高差模电感的电感量，同时由于串联结构是将单组磁路中转换成双磁路串联，也有效提高了差模电感的总体耐直流能力，减少了差模电感在直流叠加状态下有感量下降的部分；

两组共模电感和两组差模电感之间采用无触点的连接方式，即，共模电感Ⅰ（1）和共模电感Ⅱ（2）上线包的输出端分别与差模电感Ⅳ（4）上、下线包的输入端连接方式为无触点连接；

共模电感Ⅰ（1）和共模电感Ⅱ（2）下线包输入端分别与差模电感Ⅲ（3）上、下线包连接方式为无触点连接；

采用无触点的连接方式能够有效的降低电路中感性原件互相连接而不得不引入的干结点，从而增大系统中的接触电阻，有效降低由系统中的接触电阻过大造成的能量损耗。