[发明专利]可变码长可变码率QC-LDPC译码方法及装置

说明书

本发明提出了一种可变码长可变码率QC‑LDPC译码方法及装置。本发明采用水平分层的块并行结构，利用多码块归并策略，使得译码器能够克服传统译码器在可变码长可变码率配置下计算资源不能得到充分利用，吞吐量降低的问题；进一步地，本发明采用偏移循环移位策略，能够大大减少逻辑资源消耗，降低译码处理时延；此外，本发明采用分布式提前终止策略，能够减少译码迭代次数。相较于现有译码器，本发明在可变码长可变码率场景下具有高能效、高吞吐量、低时延、低资源消耗的特点。

技术领域

本发明属于通信领域，具体涉及一种可变码长可变码率的准循环低密度奇偶校验码(Quasi-Cyclic Low-Density Parity-Check，QC-LDPC)译码实现方法及装置。

背景技术

一方面，为了满足为了移动通信在语言、视频和数据等方面多样化的服务需求，新一代移动通信系统需要支持多种不同的码块长度。另一方面，为了克服无线信道质量的不稳定性，移动通信系统支持的自适应调制编码(Adaptive Modulation and Code，AMC)要求信道编码的码率可变。因此，支持可变码长和可变码率的QC-LDPC被确定为增强移动宽带(Enhanced Mobile Broadband，eMBB)场景数据信道的信道编码方案。由于传统QC-LDPC译码实现方式在支持可变码长可变码率条件时，特别是在小码长低码率场景下，存在计算资源利用率低下的问题，译码吞吐量也大幅下降。

发明内容

发明目的：本发明的目的是提供一种基于改进块并行结构的QC-LDPC译码方法及装置，以提高在各种码长码率配置下计算资源的利用率和译码吞吐量。

技术方案：为实现上述发明目的，本发明采用的技术方案为：

一种可变码长可变码率QC-LDPC译码方法，包括以下步骤：

对待译码块缓存池中的码块进行调度，若存在多个提升因子小于译码并行度的码块，则将多个码块归并，否则按序选择提升因子大于译码并行度的码块；将调度选择的码块的LLR信息载入到LLR缓存区中；

遍历校验基础矩阵，按地址并行取出LLR缓存中的LLR信息向量，进行循环移位处理，当进行多个码块归并译码时，循环移位处理同时对多个LLR信息向量进行处理，对提升因子大于译码并行度的码块进行译码时，循环移位处理通过对LLR信息向量分解的子向量循环移位后再合并；

通过并行计算对各信息向量的值进行更新，更新后的消息重新存入各缓存区的对应位置；

在满足设定的迭代终止条件或达到最大迭代次数时，将LLR信息整理后输出译码结果，完成待译码块缓存池中一次调度选择的码块的迭代译码。

作为优选，在码块调度过程中，根据待译QC-LDPC码块的提升因子大小对码块进行归并，设译码最大并行度为P，将m个提升因子小于等于的QC-LDPC码块进行归并存储，m为归并码块的数量。

作为优选，利用大小为N的benes network对m个向量长度小于的LLR向量进行循环移位，通过对benes network的基本交换单元的控制信号的管理实现输入向量与输出向量的循环移位。

作为优选，定义多个LLR向量的长度为Z＝[Z₁,Z₂,....,Z_m]，循环移位值为S＝[S₁,S₂,...,S_m]，控制信号生成函数CSG(Z,S,m,N)，则benes network控制信号生成方法为：当N＞2时，调用函数CSG(Z,S,m,N)直至N＝2，当N＝2时，若(Z₁＝1,S₁＝1,m＝1)，则基本交换单元设为交叉连接CROSS，否则设为直连BAR；其中函数CSG(Z,S,m,N)如下：