[发明专利]基于pn结和肖特基二极管的半浮栅存储器及其制备方法

说明书

本发明属于集成电路存储器技术领域，具体为基于pn结和肖特基二极管的半浮栅存储器及其制备方法。本发明公开的半浮栅存储器，是在浮栅晶体管内部同时嵌入pn结和肖特基二极管，分别作为电荷擦写的通道；pn结具有整流特性，即正向导通、反向截止，而且开启电压非常小；利用pn结作为电荷擦除的通道，可以极大提高擦除速度；肖特基二极管同样具有整流特性，而且开启电压也非常小；利用肖特基二极管作为电荷写入的通道，可以极大提高电荷写入速度。

技术领域

本发明属于集成电路存储器技术领域，具体涉及一种基于pn结和肖特基二极管的半浮栅存储器及其制备方法。

背景技术

目前，集成电路芯片中使用的DRAM器件主要为1T1C结构，即一个晶体管串联一个电容器，通过晶体管的开关实现对电容器的充电和放电，从而实现DRAM器件0和1之间的转换。随着器件尺寸越来越小，集成电路芯片中使用的DRAM器件正面临越来越多的问题，比如DRAM器件要求64 ms刷新一次，因此电容器的电容值必须保持在一定数值以上以保证有足够长的电荷保持时间，但是随着集成电路特征尺寸的缩小，大电容的制造已经越来越困难，而且已经占了制造成本的30%以上。半浮栅存储器是DRAM器件的替代概念，不同于通常的1T1C结构，半浮栅器件由一个浮栅晶体管和嵌入式隧穿晶体管组成，通过嵌入式隧穿晶体管的沟道对浮栅晶体管的浮栅进行写入和擦除操作。然而隧穿晶体管是一种少子电流器件，这意味着隧穿晶体管的驱动电流较小，从而将影响半浮栅晶体管的擦写速度。

发明内容

为了解决上述问题，本发明的目的在于提供一种擦写速度快的基于pn结和肖特基二极管的半浮栅存储器及其制备方法。

本发明提供的基于pn结和肖特基二极管的半浮栅存储器，包括：

半导体衬底，具有第一掺杂类型，设有U型槽；

半浮栅阱区，具有第二掺杂类型，位于所述半导体衬底的上部的一侧，与所述U型槽相隔离；

第一栅极叠层，包括第一栅介质、第一半导体层、第二半导体层以及浮栅，其中，第一栅介质覆盖所述U型槽的表面，并在所述半导体衬底和所述半浮栅阱区表面分别形成开口；所述第一半导体层形成在所述开口处的所述半导体衬底上；所述第二半导体层位于所述第一半导体层上；所述浮栅覆盖所述第一栅介质、所述第二半导体层以及部分所述半浮栅阱区；所述半导体衬底与所述第一半导体层形成pn结；所述浮栅和所述半浮栅阱区构成肖特基二极管；所述第一半导体层是具有第二掺杂类型的轻掺杂半导体，所述第二半导体层是具有第二掺杂类型的重掺杂半导体；

第二栅极叠层，包括第二栅介质层和控制栅，所述第二栅介质层覆盖所述浮栅；所述控制栅覆盖所述第二栅介质层；

栅极侧墙，位于所述第一栅极叠层和第二栅极叠层两侧；

源区和漏区，具有第二掺杂类型，其中，所述源区位于所述半导体衬底中，所述漏区位于所述半浮栅阱区中。

本发明的基于pn结和肖特基二极管的半浮栅存储器中，优选为，所述第一栅介质层、所述第二栅介质层是SiO₂、Al₂O₃、ZrO₂、HfO₂及其任意组合的一种。

本发明的基于pn结和肖特基二极管的半浮栅存储器中，优选为，所述浮栅的材料是Ni、Pt、NiPt及其任意组合的一种。

本发明的基于pn结和肖特基二极管的半浮栅存储器中，优选为，所述控制栅的材料是TiN、TaN、MoN或者WN的一种。

本发明提供的基于pn结和肖特基二极管的半浮栅存储器制备方法，包括以下步骤：

提供具有第一掺杂类型的半导体衬底，在半导体衬底上形成U型槽；

在所述半导体衬底的上部的一侧，与所述U型槽相隔离形成具有第二掺杂类型的半浮栅阱区；