[发明专利]GOA电路及显示面板

说明书

本申请公开一种GOA电路以及显示面板，该GOA电路包括多级级联的GOA单元，每一级GOA单元均包括上拉控制模块，所述上拉控制模块接入上一级级传信号以及多个控制信号，并电性连接于第一节点；其中，所述多个控制信号交替输出高电平，使得所述上拉控制模块在所述上一级级传信号的控制下将相应所述控制信号输出至第一节点。该方案能够维持第一节点的稳定性，进而提高GOA电路的稳定性。

技术领域

本申请涉及显示技术领域，具体涉及一种GOA电路及显示面板。

背景技术

阵列基板栅极驱动技术(Gate Driveron Array，简称GOA)，是将栅极驱动电路集成在显示面板的阵列基板上，以实现逐行扫描的驱动方式，从而可以省掉栅极驱动电路部分，具有降低生产成本和实现面板窄边框设计的优点，为多种显示器所使用。此外，GOA电路结构复杂，信号线众多且排布密集，因而对GOA电路稳定性的要求很高。但是，现有技术中的GOA电路因晶体管负偏或漏电流等的影响，极易造成GOA电路不稳定。

发明内容

本申请实施例提供一种GOA电路及显示面板，能够提高GOA电路的稳定性。

本申请提供了一种GOA电路，包括：多级级联的GOA单元，每一级GOA单元均包括：上拉控制模块、下传模块、上拉模块、第一下拉模块、第二下拉模块、第一下拉维持模块以及第二下拉维持模块；

所述上拉控制模块接入上一级级传信号以及多个交替输出高电平的控制信号，并电性连接于第一节点，用于在所述上一级级传信号的控制下，将相应所述控制信号输出至所述第一节点；

所述下传模块接入高频时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位以及所述高频时钟信号的控制下输出本级级传信号；

所述上拉模块接入所述高频时钟信号，并电性连接于所述第一节点和第二节点，用于在所述第一节点的电位以及所述高频时钟信号的控制下输出本级扫描信号；

所述第一下拉模块接入下一级扫描信号以及第一参考低电平信号，并电性连接于所述第一节点，用于在所述下一级扫描信号以及所述第一参考低电平信号的控制下下拉所述第一节点的电位；

所述第二下拉模块接入起始信号以及所述第一参考低电平信号，并电性连接于所述第一节点，用于在所述起始信号以及所述第一参考低电平信号的控制下下拉所述第一节点的电位；

所述第一下拉维持模块接入所述第一参考低电平信号、第二参考低电平信号以及第一低频时钟信号，并电性连接于所述第一节点以及所述第二节点，用于在所述第一参考低电平信号、所述第二参考低电平信号以及所述第一低频时钟信号的控制下维持所述第一节点和所述本级扫描信号的低电位；

所述第二下拉维持模块接入所述第一参考低电平信号、所述第二参考低电平信号以及第二低频时钟信号，并电性连接于所述第一节点以及所述第二节点，用于在所述第一参考低电平信号、所述第二参考低电平信号以及所述第二低频时钟信号的控制下维持所述第一节点和所述本级扫描信号的低电位。

在本申请提供的GOA电路中，所述上拉控制模块包括多个与所述控制信号一一对应的晶体管；

每一所述晶体管的栅极均接入所述上一级级传信号，每一所述第一晶体管的漏极均接入相应所述控制信号，每一所述晶体管的源极均电性连接于所述第一节点。

在本申请提供的GOA电路中，所述控制信号包括第一控制信号与第二控制信号，所述上拉控制模块包括第一晶体管与第二晶体管；

所述第一晶体管的栅极与所述第二晶体管的栅极均接入所述上一级级传信号，所述第一晶体管的源极接入所述第一控制信号，所述第二晶体管的源极接入所述第二控制信号，所述第一晶体管的漏极与所述第二晶体管的漏极均电性连接于所述第一节点。