[发明专利]一种宽带低功耗比较器电路

说明书

本发明提出了一种宽带低功耗比较器电路，属于集成电路设计领域。所述电路包括一个输入跨导电路、两个中间隔离开关和一个带复位开关的输出锁存器电路。所述输出锁存器，包括两个交叉耦合的反相器、一个连接两个反相器输出端的复位开关、一个连接两个反相器负供电端到地的限流电阻、以及一个连接两个反相器负供电端到控制时钟LAT的触发加速支路，该支路由一个电阻和一个电容串联而成。本发明所提出的比较器电路适用于对宽带输入信号直接比较，通过在输出锁存器中引入电源到地通路的限流电阻，以及从触发时钟到双稳电路负供电端的触发加速支路；该比较器电路在保持单时钟触发的特征下，具有宽带、低功耗、高速的特点。

技术领域

本发明属于集成电路设计领域，特别涉及一种适用于对宽带输入信号直接比较的宽带低功耗比较器电路。

背景技术

流水线式模数转换器(Pipeline ADC)由于兼具高速高精度特性，被广泛应用于通信、雷达、医疗、仪器仪表、汽车电子等领域。随着电子系统的不断发展，系统对ADC的输入带宽、速度和功耗提出了更高的要求。对于Pipeline ADC来说，去掉输入采样保持放大器(SHA)，用第一级电路直接对输入信号采样和转换，即实现所谓的SHA-Less设计，可以降低功耗、优化噪声和提高线性度，因此，SHA-Less设计正在得到越来越多的应用。但是，SHA-Less设计存在孔径误差问题，不利于宽带输入设计。

为了解决这个问题，一个可行的解决方案是采用宽跟踪带宽、确定触发时刻的比较器。现有比较器设计一如图1所示，其中，图1的(a)为电路100，图1的(b)为时钟控制下的工作时序。图1的(a)所示电路100包括一个输入跨导电路110、两个中间隔离开关101和102、以及一个输出锁存器电路120。所述输入跨导电路110，包括两个NMOS差分对管111和112，一个NMOS偏置管113，在偏置电压Vb的控制下，NMOS偏置管113为NMOS差分对管111和112提供偏置电流，而NMOS差分对管111和112分别将输入电压Vip和Vin的差转换为输出电流差。所述输出锁存器电路120，包括由PMOS晶体管121和NMOS晶体管123构成的第一反相器，由PMOS晶体管122和NMOS晶体管124构成的第二反相器，且这两个反相器交叉耦合，并与一个NMOS晶体管125(作为复位开关)一起构成一个带复位的双稳态电路。该比较器电路仅有一个控制时钟LAT，其时序如图1的(b)所示，当控制时钟LAT为高时，中间隔离开关101、102和作为复位开关的NMOS晶体管125均导通，比较器处于跟踪状态，此时，输入跨导电路110将差分输入电压转换为差分输出电流，通过中间隔离开关101和102送给输出锁存器电路120，输出锁存器电路120处于复位状态，差分电流在锁存器复位阻抗上形成输出差分电压，并快速跟踪差分输入电压的变化，同时，由于作为复位开关的NMOS晶体管125导通，在输出锁存器电路120中，从电源VDD到地会形成导通通路，增加了电源VDD到地的电流；在控制时钟LAT的下降沿，中间隔离开关101和102关闭，锁定该时刻的信号值，同时作为复位开关的NMOS晶体管125也关闭，输出锁存器电路120结束复位，开始对输出端Vop和Von之间的电压差进行再生放大，直至逻辑电平。如上所述，该比较器设计存在如下问题：在跟踪相时(控制时钟LAT为高)，PMOS晶体管121/122的栅源电压VGSp与NMOS晶体管123/124的栅源电压VGSn这两者之和为电源VDD，这样，电源VDD的变化会直接施加到MOS晶体管的过驱动电压上，导致输出锁存器电路部分的功耗偏大，电源抑制比差，且对工艺、供电电压、温度(PVT)等变量过于敏感。