[发明专利]一种减小输出电压纹波的电荷泵

权利要求书

1.一种减小输出电压纹波的电荷泵，其特征在于，包括控制信号产生单元(3)、辅助时钟产生单元(4)、多电平时钟驱动单元(5)、PMOS电荷泵单元(6)，

所述控制信号产生单元(3)的输入信号为T₁延时单元(2)的输出时钟控制信号CLKC，控制信号产生单元(3)产生四个控制信号Q₁、Q₂、A₁和A₂，产生的控制信号Q₁、Q₂、A₁和A₂用于驱动多电平时钟驱动单元(5)，T₁为充电速率调节延时时间长度；

所述辅助时钟产生单元(4)的输入信号为时钟控制信号CLK及时钟控制信号CLKB，辅助时钟产生单元(4)产生一对幅值为2VDD辅助时钟信号CLKH1、辅助时钟信号CLKH2；

所述多电平时钟驱动单元(5)产生两个多电平时钟信号CLK1、CLK2，CLK1、CLK2具有低电平0、中间电平V_L、电源电压VDD三个电平；

所述PMOS电荷泵单元(6)由两个电荷泵级联，其输入信号为电源电压VDD，两级PMOS电荷泵用于将所述电源电压VDD泵升，从而产生电荷泵电路的输出电压Vout，其中第一级电荷泵由所述辅助时钟信号CLKH1、CLKH2与时钟控制信号CLK及其异相时钟控制信号CLKB共同控制；第二级电荷泵由所述多电平时钟信号CLK1、CLK2与时钟控制信号CLK及其异相时钟控制信号CLKB共同控制。

2.根据权利要求1所述的一种减小输出电压纹波的电荷泵，其特征在于，所述控制信号产生单元(3)包括第一反相器(INV1)、第二反相器(INV2)、第一与门(AND1)、第二与门(AND2)、第三与门(AND3)、第四与门(AND4)，

第一反相器(INV1)的输入端与第一与门(AND1)的第一输入端、第三与门(AND3)的第一输入端连接所述时钟控制信号CLK,输出端连接第二与门(AND2)的第一输入端、第四与门(AND4)的第二输入端；

第二反相器(INV2)的输入端与第一与门(AND1)的第二输入端、第四与门(AND4)的第一输入端连接所述时钟控制信号CLKC，输出端连接第二与门(AND2)的第二输入端、第三与门(AND3)的第二输入端；

第一与门输出所述控制信号Q₁，第二与门输出所述控制信号Q₂，第三与门输出所述控制信号A₁，第四与门输出所述控制信号A₂。

3.根据权利要求1所述的一种减小输出电压纹波的电荷泵，其特征在于，所述辅助时钟产生单元(4)包括辅助电容Ch1、辅助电容Ch2、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第一NMOS管(MN1)、第二NMOS管(MN2)，

第一PMOS管(MP1)的栅极连接第二PMOS管(MP2)、第一NMOS管(MN1)的漏极并输出所述辅助时钟信号CLKH1，其漏极连接电源电压VDD，其源极与衬底相连并与第二PMOS管(MP2)的源极和衬底相连，同时其源极通过辅助电容Ch1连接所述时钟控制信号CLK；

第一NMOS管(MN1)栅极连接第二PMOS管(MP2)的栅极与所述时钟控制信号CLKB，其漏极连接第二PMOS管(MP2)的漏极、第一PMOS(MP1)的栅极并输出所述辅助时钟信号CLKH1，其源极与衬底相连同时连接电源地(GND)；

第二NMOS管(MN2)栅极连接第四PMOS管(MP4)的栅极与所述时钟控制信号CLK，其漏极连接第四PMOS管(MP4)的漏极、第三PMOS(MP3)的栅极并输出所述辅助时钟信号CLKH2，其源极与衬底相连并连接至电源地(GND)；

第三PMOS管(MP3)的栅极连接第四PMOS管(MP4)、第二NMOS管(MN2)的漏极并输出所述辅助时钟信号CLKH，其漏极连接电源电压VDD，第三PMOS管(MP3) 源极与衬底相连，第四PMOS管(MP4)的源极和衬底相连，第三PMOS管(MP3) 源极与第四PMOS管(MP4)的源极相连；同时其源极通过辅助电容Ch2连接输入时钟控制信号CLKB。