[发明专利]ADC芯片测试电路和设备

权利要求书

1.一种ADC芯片测试电路，其特征在于，包括：

计数器(100)，用于输出数字码；

数据比较模块(300)，具有第一输入端、第二输入端、控制端和输出端，所述数据比较模块(300)的第一输入端与所述计数器(100)连接，所述数据比较模块(300)的第二输入端与待测芯片(900)的输出端连接，所述数据比较模块(300)的控制端连接有第一预处理模块(200)，所述第一预处理模块(200)的输入端与所述计数器(100)连接，所述数据比较模块(300)的输出端连接有第二预处理模块(400)，所述第一预处理模块(200)用于检测所述数字码的极值并给所述数据比较模块(300)发送补位使能信号，所述第二预处理模块(400)用于保持所述数据比较模块(300)的输出信号稳定；

积分控制模块(500)，与所述第二预处理模块(400)的输出端连接；

DAC模块(600)，输入端与所述计数器(100)连接；

幅值衰减模块(700)，具有第一输入端、第二输入端和输出端，所述幅值衰减模块(700)的第一输入端与所述积分控制模块(500)的输出端连接，所述幅值衰减模块(700)的第二输入端与所述DAC模块(600)的输出端连接，所述幅值衰减模块(700)的输出端用于连接所述待测芯片(900)的输入端；

时钟模块(800)，输出端分别与所述第二预处理模块(400)、所述DAC模块(600)和所述待测芯片(900)的时钟信号端连接。

2.根据权利要求1所述的ADC芯片测试电路，其特征在于，所述第一预处理模块(200)包括极大值检测电路(210)和极小值检测电路(220)，所述极大值检测电路(210)的输入端和所述极小值检测电路(220)的输入端分别与所述计数器(100)连接，所述极大值检测电路(210)的输出端和所述极小值检测电路(220)的输出端分别与所述数据比较模块(300)连接，所述极大值检测电路(210)用于检测所述数字码是否为极大值，并根据检测结果输出第一补位使能信号，所述极小值检测电路(220)用于检测所述数字码是否为极小值，并根据检测结果输出第二补位使能信号。

3.根据权利要求2所述的ADC芯片测试电路，其特征在于，所述极大值检测电路(210)包括第一或非门(212)和至少一个第一与非门(211)，所述第一与非门(211)的输入端与所述计数器(100)连接，所述第一与非门(211)的输出端与所述第一或非门(212)连接，所述第一或非门(212)的输出端与所述数据比较模块(300)连接。

4.根据权利要求2或3所述的ADC芯片测试电路，其特征在于，所述极小值检测电路(220)包括第二或非门(223)、多个第一反相器(221)和至少一个第二与非门(222)，多个所述第一反相器(221)的输入端分别与所述计数器(100)连接，多个所述第一反相器(221)的输出端分别与对应的所述第二与非门(222)连接，所述第二与非门(222)的输出端与所述第二或非门(223)连接，所述第二或非门(223)的输出端与所述数据比较模块(300)连接。

5.根据权利要求1所述的ADC芯片测试电路，其特征在于，所述数据比较模块(300)包括多个级联连接的数值比较芯片(310)，所述数值比较芯片(310)具有第一输入端、第二输入端、级联输入端和输出端，每一级所述数值比较芯片(310)的第一输入端用于分别与所述计数器(100)连接，每一级所述数值比较芯片(310)的第二输入端分别与所述待测芯片(900)的输出端连接，前一级所述数值比较芯片(310)的输出端与后一级所述数值比较芯片(310)的级联输入端连接，第一级所述数值比较芯片(310)的级联输入端作为所述数据比较模块(300)的控制端，最后一级所述数值比较芯片(310)的输出端作为所述数据比较模块(300)的输出端。