[发明专利]适用于RISC-V架构的中断装置、系统及方法

权利要求书

1.适用于RISC-V架构的中断装置，其特征在于，包括：机器模式子模式状态寄存器，所述机器模式子模式状态寄存器，用于识别处理器的当前机器模式子模式，所述机器模式子模式，包括：正常机器模式编码为a、中断处理模式编码为b、异常处理模式编码为c和不可屏蔽中断处理模式编码为d，其中a、b、c、d为0至3中任何一个数字，且a≠b≠c≠d，所述机器模式子模式状态寄存器，包括SUBM字段和PSUBM字段，其中：

所述SUBM字段，用于表示处理器所处的机器模式子模式，所述SUBM字段为所述机器模式子模式状态寄存器上第n比特至字段第n+1比特字段；所述PSUBM字段为所述机器模式子模式状态寄存器上第m比特至字段第m+1比特；其中，n、n+1、m和m+1均为不大于寄存器位宽的正整数，且n不等于m且不等于m+1，且m不等于n+1；

所述PSUBM字段，用于存储处理器进入异常处理模式或不可屏蔽中断处理模式或中断处理模式之前所述SUBM字段的状态。

2.一种应用权利要求1所述的适用于RISC-V架构的中断装置的中断系统，其特征在于，还包括机器模式子模式压栈寄存器，和/或机器模式子模式压栈指令，其中：

所述机器模式子模式压栈寄存器，用于通过指令将所述机器模式子模式状态寄存器中的值存入堆栈中；

所述机器模式子模式压栈指令，用于将所述机器模式子模式压栈寄存器中的值存入堆栈中。

3.根据权利要求2所述的适用于RISC-V架构的中断系统，其特征在于，所述机器模式子模式压栈寄存器，用于将所述机器模式子模式状态寄存器中的值存入堆栈中，对应的指令为：“csrrwi x0,stackmsubm,offset”，所述指令包含操作符csrrwi，目的操作数x0，csr寄存器stackmsubm，立即数offset。

4.根据权利要求2所述的适用于RISC-V架构的中断系统，其特征在于，所述机器模式子模式压栈指令，用于将所述机器模式子模式状态寄存器中的值存入堆栈中，对应的指令为：“spmsubm offset(sp)”，所述指令包含操作符spmsubm，源操作数sp，立即数offset。

5.应用权利要求2至4任意一项所述的适用于RISC-V架构的中断系统的中断方法，其特征在于，包括如下步骤：

接收中断请求，暂停当前执行的程序指令流；

触发指令，所述指令直接将机器模式子模式状态寄存器的值写入堆栈中；

跳转到对应中断子程序入口执行；

执行完中断子程序后，将所述机器模式子模式状态寄存器的值从堆栈中恢复；回到被中断的程序流继续执行。

6.根据权利要求5所述的中断方法，其特征在于，所述机器模式子模式状态寄存器，用于识别处理器的当前机器模式子模式。

7.一种电子装置，其特征在于，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现如权利要求5至6所述方法的步骤。

8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储一个或多个程序，所述一个或多个程序当被包括多个应用程序的服务器执行时，使得所述服务器执行时实现如权利要求5至6所述方法的步骤。