[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构的形成方法，其特征在于，所述形成方法包括：

提供衬底，所述衬底包括若干CMOS区，所述CMOS区包括NMOS区和PMOS区；

在所述衬底上形成复合纳米片材料层，所述复合纳米片材料层包括依次交替形成于所述衬底上的牺牲材料层和纳米片材料层；

在所述复合纳米片材料层上形成第一核心材料层；

在所述第一核心材料层上形成第一掩膜材料层；

刻蚀所述第一掩膜材料层和所述第一核心材料层，在所述NMOS区与所述PMOS区之间的复合纳米片材料层上形成第一核心层以及第一掩膜层；

在所述第一核心层和所述第一掩膜层的侧壁上形成第一侧墙；

去除所述第一掩膜层；

以所述第一侧墙为掩膜，刻蚀所述第一核心层、所述复合纳米片材料层以及所述衬底，分别在NMOS区和PMOS区的所述衬底上形成鳍部结构，在相邻所述CMOS区之间形成第一开口，在相邻所述NMOS区和所述PMOS区之间形成第二开口，所述第二开口的深度小于所述第一开口的深度。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，在所述复合纳米片材料层上形成第一核心材料层之前，还包括：在所述复合纳米片材料层上形成第二掩膜材料层。

3.如权利要求2所述的半导体结构的形成方法，其特征在于，以所述第一侧墙为掩膜，刻蚀所述第一核心层、所述复合纳米片材料层以及所述衬底的方法包括：

以所述第一侧墙为掩膜，刻蚀所述第一核心层和所述第二掩膜材料层，在所述CMOS区形成第二掩膜图形，所述第二掩膜图形内具有位于所述NMOS区与所述PMOS区之间的掩膜开口，所述掩膜开口的深度小于第二掩膜图形的厚度；

去除所述第一侧墙；

以所述第二掩膜图形为掩膜，刻蚀所述复合纳米片材料层和所述衬底，直至形成所述第一开口和所述第二开口。

4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一核心层以及所述第一掩膜层的方法包括：

在所述第一掩膜材料层上形成第二核心层；

在所述第二核心层侧壁上形成第二侧墙，所述第二侧墙位于相邻所述NMOS区和所述PMOS区之间的所述第一掩膜材料层上；

去除所述第二核心层；

以所述第二侧墙为掩膜，刻蚀所述第一掩膜材料层和所述第一核心材料层，形成所述第一核心层以及位于所述第一核心层顶部表面的第一掩膜层；

去除所述第二侧墙。

5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一掩膜层的材料与所述第一侧墙的材料的刻蚀选择比大于3:1；所述第一掩膜层的材料与所述第一核心层的材料的刻蚀选择比大于3:1；所述第一掩膜层的材料与所述第二掩膜材料层的材料的刻蚀选择比大于3:1。

6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一核心层的材料包括非晶硅、氮化硅、氧化硅、非晶碳或者金属氧化物。

7.如权利要求5所述的半导体结构的形成方法，其特征在于，所述第一掩膜层的材料包括氧化硅、氮氧化硅、碳氧化硅和硅的其中一种或多种组合。

8.如权利要求5所述的半导体结构的形成方法，其特征在于，第一侧墙的材料包括非晶碳、氧化硅、氮化硅、硅或者金属氧化物。

9.如权利要求3所述的半导体结构的形成方法，其特征在于，所述第一核心层的材料与所述第一侧墙的材料的刻蚀选择比大于3:1；所述第一核心层的材料与所述第二掩膜材料层的材料的刻蚀选择比大于3:1；所述第一侧墙的材料与所述第二掩膜材料层的材料的刻蚀选择比大于3:1。