[发明专利]一种基于DSP和FPGA架构的低功耗处理方法

说明书

本发明公开了一种基于DSP和FPGA架构的低功耗处理方法，包括以下步骤：系统上电后，DSP和FPGA完成初始化，分别进入正常工作模式；DSP判断是否接收到外部数据；当DSP没有接收到外部数据时，DSP关断FPGA的输入时钟，然后DSP进入低功耗工作模式；当DSP接收到外部数据时，中断低功耗工作模式，跳转至正常工作模式，接收外部数据；DSP判断外部数据是否需要FPGA配合处理；当DSP判断不需要FPGA配合处理时，保持关断FPGA的输入时钟，并处理外部数据，在外部数据处理完成后，继续进行DSP判断是否接收到外部数据的步骤。本发明能够大大减少功耗的产生，提高系统稳定性。

技术领域

本发明涉及数字信号处理技术领域，特别是涉及一种基于DSP和FPGA架构的低功耗处理方法。

背景技术

在目前信号处理设计中，基于DSP和FPGA架构的处理方式广泛应用于通信、计算机及电子等领域。DSP和FPGA架构的处理设备可以满足数据量大、运算复杂、实时要求很高的各类应用系统。

随着信号处理系统的发展，设备复杂度的不断提升，芯片内的功耗、热耗也随之增大。功耗过高主要带来两方面的问题：一是散热急剧增大，二是设备能源快速消耗。散热不及时或超过芯片所要求的温度可能导致芯片工作不稳定，甚至会损坏芯片，而快速的能源消耗也是影响设备使用方式的重要因素。所以降低设备功耗，使之满足设备使用条件成为了一个十分棘手的问题。

现有系统工作时，DSP和FPGA长时间处于正常工作状态，芯片内部将产生大量的热耗，给整个设备带来的功耗和热耗压力，特别是当设备进行高温试验时，芯片的高温问题就显的尤为突出

发明内容

本发明的目的在于提供一种基于DSP和FPGA架构的低功耗处理方法，能够大大减少功耗的产生，提高系统稳定性。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种基于DSP和FPGA架构的低功耗处理方法，包括以下步骤：系统上电后，DSP和FPGA完成初始化，分别进入正常工作模式；DSP判断是否接收到外部数据，其中，外部数据能够通过FPGA的逻辑或门输入到DSP；当DSP没有接收到外部数据时，DSP关断FPGA的输入时钟，以使得FPGA进入低功耗工作模式，然后DSP进入低功耗工作模式，其中，FPGA在低功耗工作模式下逻辑或门仍然存在；当DSP接收到外部数据时，中断低功耗工作模式，跳转至正常工作模式，接收外部数据；DSP判断外部数据是否需要FPGA配合处理；当DSP判断不需要FPGA配合处理时，保持关断FPGA的输入时钟，并处理外部数据，在外部数据处理完成后，继续进行DSP判断是否接收到外部数据的步骤。

优选的，所述低功耗处理方法还包括：当DSP判断需要FPGA配合处理时，开启FPGA的输入时钟，以使得FPGA中断低功耗工作模式，跳转至正常工作模式，然后DSP与FPGA配合处理外部数据，在外部数据处理完成后，继续进行DSP判断是否接收到外部数据的步骤。

优选的，DSP由MCU或ARM代替。

优选的，FPGA由CPLD代替。

优选的，所述DSP和FPGA完成初始化包括：DSP将一个外部管脚初始化为低功耗中断响应口，将两个外部管脚初始化为串口接收脚；FPGA将两个外部输入管脚通过逻辑或门输出到与低功耗中断响应口相连的低功耗唤醒脚，并将所述两个外部输入管脚直连到与DSP的串口接收脚。

优选的，FPGA的输入时钟由时钟管理芯片提供，DSP通过I2C接口连接时钟管理芯片，以控制时钟管理芯片关断或开启FPGA的输入时钟。

优选的，所述当DSP接收到外部数据时，中断低功耗工作模式，跳转至正常工作模式，接收外部数据包括：当DSP的低功耗中断响应口接收到FPGA的低功耗唤醒脚的唤醒信号时，中断低功耗工作模式，跳转至正常工作模式，使用串口接收脚接收外部数据。