[发明专利]3D存储器件及其制造方法

权利要求书

1.一种3D存储器件的制造方法，包括，

在衬底上形成绝缘叠层结构，所述绝缘叠层结构包括交替堆叠的多个牺牲层和多个层间绝缘层；

形成贯穿所述绝缘叠层的多个沟道柱；

形成栅线缝隙，所述栅线缝隙从所述绝缘叠层结构的表面延伸至所述衬底表面附近；

经由所述栅线缝隙将所述多个牺牲层置换为多个栅极导体层，形成栅叠层结构；

在所述栅叠层结构的表面形成图案化的掩膜层，所述掩膜层形成有多个深度不一致的凹槽；

经由所述掩膜层，在所述栅叠层结构中形成多个字线导电通道，每个字线导电通道分别与相应的栅极导体层电连接，

其中，所述掩膜层中凹槽的深度，与所述栅叠层结构中相应的栅极导体层距所述栅叠层结构的表面的距离、以及所述掩膜层与所述栅叠层结构的蚀刻比相关，所述多个字线导电通道的底部与相应的栅极导体层的上表面或内部接触。

2.根据权利要求1所述的制造方法，其中，在所述栅叠层结构中形成多个字线导电通道的步骤包括：

经由所述掩膜层在所述栅叠层结构中形成分别到达所述栅极导体层的多个第一通道孔；

在所述多个第一通道孔填充绝缘材料；

在所述多个第一通道孔的绝缘材料中分别形成一一对应的多个第二通道孔，所述第二通道孔的直径小于所述第一通道孔的直径，所述第二通道孔的底部暴露相应的栅极导体层，所述第二通道孔侧壁的绝缘材料形成介质层；

在所述多个第二通道孔中形成多个字线导电通道，

所述字线导电通道的侧壁与所述栅叠层结构之间经由所述介质层实现隔离。

3.根据权利要求1所述的制造方法，其中，所述多个字线导电通道分别位于所述栅叠层结构的核心区域和/或台阶区域。

4.根据权利要求1所述的制造方法，其中，分别与任意两个相邻栅极导体层电连接的两个所述字线导电通道分别位于所述栅叠层结构的核心区域和/或台阶区域。

5.一种3D存储器件，采用如权利要求1-4中任一项所述的制造方法，包括：

衬底；

存储单元阵列，位于所述衬底上，所述存储单元阵列包括栅叠层结构以及贯穿所述栅叠层结构的多个沟道柱，所述栅叠层结构包括交替堆叠的多个栅极导体和多个层间绝缘层，所述多个沟道柱的底端和所述衬底连接；

多个字线导电通道，所述多个字线导电通道至少贯穿部分所述栅极导体层和层间绝缘层，每个字线导电通道分别与相应的栅极导体层电连接，

其中，所述多个字线导电通道的底部与相应的栅极导体层的上表面或内部接触，所述多个字线导电通道的排列顺序与所述多个栅极导体层中相应的栅极导体层的顺序不相关。

6.根据权利要求5所述的3D存储器件，其中，所述字线导电通道的侧壁与所述栅叠层结构之间还包括：介质层，所述字线导电通道的侧壁与所述栅叠层结构之间经由所述介质层实现隔离。

7.根据权利要求6所述的3D存储器件，其中，所述字线导电通道与所述字线导电通道侧壁的介质层沿衬底表面方向的截面形状包括圆形、矩形、三角形或圆角矩形。

8.根据权利要求7所述的3D存储器件，其中，所述字线导电通道与所述字线导电通道侧壁的介质层的最大直径均小于所述栅极导体层的最小直径。

9.根据权利要求5所述的3D存储器件，其中，所述多个字线导电通道分别位于所述栅叠层结构的核心区域和/或台阶区域。

10.根据权利要求5所述的3D存储器件，其中，分别与任意两个相邻栅极导体层电连接的两个所述字线导电通道分别位于所述栅叠层结构的核心区域和/或台阶区域。