[发明专利]一种基于工艺偏差型TDC的硬件木马检测方法

说明书

本发明公开了一种基于工艺偏差型TDC的硬件木马检测方法。该方法采用一种两条链延迟一致的双链TDC作为片上传感结构，通过码密度测试确定工艺偏差选取配置向量，然后采集旁路信号数据，分析数据差异性以进行硬件木马检测。相较于传统的片上检测方法，由于该种TDC结构将信号在延迟链上传播距离作为采样值，传感结构不出现振荡，因而提升了检测的稳定性。由于该种TDC结构单次采样周期较短，具有较好的瞬时性，因而提升了对激活周期短的硬件木马的检出效果。此外，由于其采用了工艺偏差造成的延迟差作为延迟链每级的延迟，因而大大提升了对硬件木马的检测精度。该方法可以应用于基于旁路分析的硬件木马检测领域，具有一定的实际意义和参考价值。

技术领域

本发明涉及集成电路安全性检测技术领域，具体涉及一种基于工艺偏差型TDC的硬件木马检测方法。

背景技术

随着集成电路工业的飞速发展，单片数字集成电路芯片集成的功能越来越复杂，电路规模与复杂度也与日俱增，越来越广泛地应用于现代科技的各个领域，特别是金融设备，移动通信，交通运输，政府和能源等敏感领域。集成电路对社会的进步和经济的发展起着越来越大的推动作用，已经成为支撑社会经济发展的战略性、基础性和先导性产业。

在今天全球化的商业模式下，由于集成电路产业的先进性与复杂性，行业的设计人员需要结合全球多国家或区域的设计/制造服务以及不可信第三方的知识产权(3PIP)核来完成集成电路的设计、制造、封装与测试四个阶段，最终才能实现一款集成电路芯片的上市。而产业链合作带来的设计与制造过程的分离，给集成电路的安全性带来了极大的隐患，设计阶段采用的第三方IP核、制造阶段使用的掩膜版，封装阶段可能存在的冗余封装，都可以导致威胁集成电路安全的隐患，这类安全威胁统称为硬件木马。攻击者通过巧妙的设计，可以使得硬件木马隐藏在电路底层成为安全漏洞。利用这些安全漏洞，攻击者可实现篡改功能、降低电路性能、泄露关键信息、拒绝服务等功能，甚至可直接对芯片造成不可逆的破坏。

硬件木马问题作为集成电路行业一个突出的安全隐患，已成为集成电路设计和制造领域一个亟待解决的问题。一旦存在硬件木马的芯片被应用于军用装备及国民经济核心领域中，将会带来严重的灾难和不可估计的经济损失，因此开展硬件木马的检测与防护技术研究，保证集成电路的安全可信是世界各国的共同关注的话题。

近年来，随着研究的逐渐深入，硬件木马检测技术方面取得了卓越的成果。而旁路信号分析作为其中的一种，具有较低的实施成本、较高的检测精度，较好的移植性和延展性，一经提出就展示出了较为乐观的应用前景，成为了当前检测方法的主流。

但在利用旁路信号分析技术对硬件木马进行检测的过程中，采用示波器等片外分析方法(即利用芯片外部设备实现对旁路信号的检测)引入了片外噪声，降低了检测的精度。此外，采用片外检测方法要求对印制电路板进行修改，引出侧信道检测接口，这在如服务器等先进的复杂系统在电路设计和空间上是不允许的。而在采用片上传感器(即利用芯片内部电路实现对旁路信号检测的传感器)的旁路分析方案中，目前主流方案采用的环形振荡器(RO)因其振荡频率高而具有稳定性较差，进而限制其检测精度的问题。此外，环形振荡器的一个检测数据是电路运行一段时间得到的结果，不能反映电路的瞬时工作状态，因此对激活周期短的硬件木马具有较差的检测效果。

发明内容

本申请针对传统的硬件木马旁路分析方法稳定性差、瞬时性差、精度低等问题，提出了一种基于工艺偏差型TDC的硬件木马检测方法。

为实现本发明的目的，本发明提供了一种基于工艺偏差型TDC的硬件木马检测方法，包括以下步骤：

步骤一：TDC结构设计：采用双链结构的TDC设计，选用多路选择器作为基本单元实现TDC延迟链，各个MUX的选择信号组成配置向量；

步骤二：版图调整匹配延迟：调整TDC的布局布线方式，使TDC两条延迟链之间的器件延迟与线路延迟一致；