[发明专利]一种图三角形计数算法的自旋存内计算架构有效
申请号: | 202010423053.X | 申请日: | 2020-05-19 |
公开(公告)号: | CN111709872B | 公开(公告)日: | 2022-09-23 |
发明(设计)人: | 王雪岩;杨建磊;赵巍胜 | 申请(专利权)人: | 北京航空航天大学 |
主分类号: | G06T1/60 | 分类号: | G06T1/60 |
代理公司: | 北京航智知识产权代理事务所(普通合伙) 11668 | 代理人: | 陈磊;张桢 |
地址: | 100191*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 三角形 计数 算法 自旋 计算 架构 | ||
本发明公开了一种图三角形计数算法的自旋存内计算架构,包括存储器、数据缓冲器以及自旋存内计算阵列;存储器中存储大规模图形数据,经过数据切片和压缩后,由有效切片索引和相应的有效切片数据表示;数据缓冲器用于存储图形数据的有效切片索引以及自旋存内计算阵列的存储状态;自旋存内计算阵列用于存储有效切片数据以及进行三角形计数算法所需的按位逻辑运算;自旋存内计算阵列的存储状态被记录在数据缓冲器中以用于数据复用和交换,根据数据缓冲器中的有效切片索引,将相应的有效切片数据加载到自旋存内计算阵列中以进行按位逻辑运算。本发明能够实现高效的三角形计数算法的自旋存内计算,减少图三角形计数算法的存储/计算需求和数据传输。
技术领域
本发明属于计算机体系结构领域,涉及一种图三角形计数算法的自旋存内计算架构。
背景技术
在计算机传统的冯诺依曼架构中,计算和存储分离,访存速度和带宽带来了计算机的性能和功耗瓶颈。存内计算的基本思想是在数据所在的位置执行计算,通过利用大容量存储器内部固有的带宽和并行性,节省大多数片外数据传输能耗和延迟。此外,由于新型非易失性磁存储器(STT-MRAM)具有更快的写入速度,较低的写入能量和较高的写入耐力等,有望成为下一代通用存储器,存内计算当与非易失性磁存储技术集成在一起时,将具备更加突出的优势。图三角形计数算法通常基于大型稀疏图,因此高效的图数据压缩和数据映射机制对于图三角形计数算法的存内计算效率至关重要。
发明内容
为此,本发明突破传统计算机系统中的冯诺依曼架构,提供了一种用于通用计算机系统中的针对图三角形计数算法的自旋存内计算架构,用于加速以三角形计数为基础的社区发现、链接预测和垃圾邮件过滤等应用。
本发明提供了一种图三角形计数算法的自旋存内计算架构,包括存储器、自旋存内计算阵列以及数据缓冲器,所述存储器用于存储大规模的图形数据,所述存储器中存储的图形数据被切片和压缩后,由有效切片索引和相应的有效切片数据表示;所述自旋存内计算阵列用于存储有效切片数据以及进行三角形计数算法所需的按位逻辑运算;所述数据缓冲器用于存储有效切片索引以及所述自旋存内计算阵列的存储状态;根据数据缓冲器中的有效切片索引,将相应的有效切片数据加载到自旋存内计算阵列中以进行按位逻辑运算;所述自旋存内计算阵列的存储状态被记录在数据缓冲器中以用于数据复用和交换。
进一步,所述自旋存内计算阵列由多个存储体(Bank)组成,多个Bank共享I/O和缓冲区,每个Bank由多个计算存储子阵列组成,所述多个计算存储子阵列连接到全局行解码器和共享的全局行缓冲区,修改存储器阵列的读取电路和写入驱动器,以支持三角形计数算法所需的按位逻辑功能。
进一步,所述自旋存内计算阵列的存储状态包括已加载哪些有效切片数据。
进一步,所述自旋存内计算阵列为STT-MRAM阵列。
本发明的有益效果:
1)考虑到大多数图是高度稀疏的,本发明提出的数据压缩策略可大幅减少空间和计算需求,所提出的压缩图数据格式可直接映射到计算存储阵列上以执行存内逻辑计算;
2)本发明所提出的图形数据压缩和数据映射策略不限于自旋磁存储器或三角形计数问题,它们可以与其他非易失性存储器一起应用于其他图算法存内加速器。
附图说明
图1为本发明实施例的图三角形计数算法的自旋存内计算架构整体示意图;
图2为本发明实施例的数据切片策略示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步详细说明。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京航空航天大学,未经北京航空航天大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010423053.X/2.html,转载请声明来源钻瓜专利网。