[发明专利]一种晶圆级芯片结构、多芯片堆叠互连结构及制备方法

说明书

本发明公开了一种晶圆级芯片结构、多芯片堆叠互连结构及制备方法，其中晶圆级芯片结构，包括：贯穿晶圆的硅通孔，其第一表面包括：有源区、多层再分布线层以及凸点，其第二表面包括：绝缘介质层，以及与硅通孔相连接的锥台过渡结构。本发明实施例在晶圆背面TSV露头区域与UBM之间引入锥台型阻抗过渡结构，使TSV与UBM之间实现阻抗匹配，改善了因阻抗突变引起的信号畸变问题，和传统方案相比，为了实现本方案的锥台型过渡结构，并未增加光罩数量，而仅在原有工艺基础上，增加一步光刻工艺以及一步反应离子刻蚀工艺，工艺流程并不复杂。

技术领域

本发明涉及半导体封装技术领域，具体涉及一种晶圆级芯片结构、多芯片堆叠互连结构及制备方法。

背景技术

近年来，在利用TSV(Through Silicon Via，硅通孔)以及微凸点进行多层芯片3D堆叠应用中，上下堆叠芯片层之间的电信号传输路径为：上层芯片层的RDL、上层芯片层内埋垂直互连(TSV)、上下层芯片间键合微凸点、下层芯片UBM、下层芯片内埋垂直互连(TSV)和下层芯片层的RDL。在信号传输路径上，传输线路阻抗在发生不断变化，而阻抗的变化和波动，将会对信号传输质量产生显著影响，如高比特率信号眼图张开幅度降低、传输噪声增大，甚至信号畸变等。

目前，随着高性能计算、AI、5G等应用对存储带宽的要求越来越高，采用多层DRAM垂直堆叠实现的HBM模组结构，越来越成为主流解决方案。但是，在目前该领域主流供应商提供的解决方案中，均采用DRAM堆叠层的背面TSV露头区域直接和UBM(Under bumpingmetallization，凸点下金属化层)互连的形式，考虑到TSV直径约6um，而UBM直径约20～30um，两者之间直接互连，阻抗呈现出明显的突变。另外，随着TSV直径越来越小，而UBM受限于共晶凸点直径和节距(相邻凸点中心对中心之间的距离)缩小的困难，两者之间的阻抗失配将越来越大，将显著影响高比特率信号传输质量。

发明内容

因此，本发明提供一种晶圆级芯片结构、多芯片堆叠互连结构及制备方法，克服现有技术中的在3D芯片封装或晶圆级封装时，信号在传输路径阻抗在发生不断变化，导致对信号传输质量产生显著影响的缺陷。

第一方面，本发明提供一种晶圆级芯片结构，包括：贯穿晶圆的硅通孔，其第一表面包括：有源区、多层再分布线层以及凸点，其第二表面包括：绝缘介质层，以及与硅通孔相连接的锥台过渡结构。

在一实施例中，所述锥台过渡结构一端开口直径根据与之相连的硅通孔尺寸确定，另一端开口直径根据键合凸点尺寸确定。

第二方面，本发明实施例提供一种晶圆级多芯片堆叠互连结构，包括：芯片键合体、基板及引出端子，所述芯片键合体转接于所述基板的第一表面，引出端子形成于所述基板的第二表面，其中，

芯片键合体，包括堆叠设置的多个单体晶圆级芯片，多个单体晶圆级芯片直接通过键合层连接，所述单体晶圆级芯片包括：一个第一芯片结构、一个第二芯片结构及至少一个第三芯片结构，所述第一芯片结构和第二芯片结构分别位于所述芯片键合体的两端，所述至少一个第三芯片结构，位于第一芯片结构和第二芯片结构之间；

所述第三芯片结构为第一方面所述的晶圆级芯片结构。

在一实施例中，所述第一芯片结构，包括：未完全贯穿晶圆的硅通连接结构，其第一表面包括：有源区、多层再分布线层以及凸点，第二表面为晶圆面；

所述第二芯片结构，包括：贯穿晶圆的硅通孔，其第一表面包括：有源区、多层再分布线层以及凸点，其第二表面为包含多个硅通孔连接的晶圆面。

在一实施例中，第一芯片结构、第二芯片结构及第三芯片结构的第一表面均包括：非导电胶膜层，包覆所述凸点，所述非导电胶膜层的厚度大于所述凸点的高度；

所述键合层包括：单体晶圆级芯片之间的凸点连接及包覆所述凸点连接的非导电胶膜层。