[发明专利]多堆叠层三维存储器件及其制造方法

说明书

公开了三维存储器件的方法和结构。在示例中，存储器件包括衬底和多堆叠层阶梯结构。多堆叠层阶梯结构可包括堆叠在衬底之上的多个阶梯结构。多个阶梯结构中的每一个可包括多个导体层，每个导体层位于两个绝缘层之间。存储器件还可以包括在多堆叠层阶梯结构之上的填充结构、延伸穿过多堆叠层阶梯结构的半导体沟道、以及延伸穿过多堆叠层阶梯结构和填充结构的支撑柱。半导体沟道可包括未对准的侧壁表面，并且支撑柱可包括对准的侧壁表面。

本申请是申请日为2018年07月27日，发明名称为“多堆叠层三维存储器件及其制造方法”，申请号为201880001660.8的专利申请的分案申请。

技术领域

本申请涉及三维存储器件，更具体而言，涉及多堆叠层三维存储器件及其制造方法。

背景技术

闪存器件经历了快速发展。闪存器件可以在相当长的时间内存储数据而无需供电，并且具有诸如高集成度、快速访问、易于擦除和重写的优点。为了进一步提高位密度并降低闪存器件的成本，已经开发出三维NAND闪存器件。

三维(3D)NAND存储器件包括布置在衬底上的一个或多个字线(或栅电极)堆叠层，其中多个半导体沟道穿过字线到衬底中并与字线交叉。字线堆叠层包括沿垂直于衬底的方向堆叠的不同层面/层级的字线，其中不同的层面/层级表示与衬底的表面不同的高度。

多堆叠层(或多层面)3D NAND存储器件通常包括沿垂直于衬底的方向布置的字线的多堆叠层。在每个堆叠层中分别形成沟道孔，用于随后穿过多堆叠层3D存储器件形成半导体沟道。这种布置可以具有例如允许沿垂直于衬底的方向形成更多存储单元的优点，从而减少了在阶梯形成期间的光掩模的数量，并且避免了在高纵横比蚀刻期间衬底过蚀刻。为了形成这种多堆叠层存储器件，在制造过程中使用支撑柱来提供机械支撑并防止图案坍塌。然而，半导体沟道和支撑柱的制造过程耗时且昂贵。

发明内容

因此，本文公开了三维存储器件架构和制造方法的实施例。所公开的结构和方法提供许多益处，包括但不限于简化制造工艺，减小三维存储器件的尺寸，以及改善其上形成三维存储器件的芯片的空间利用率。

在一些实施例中，存储器件包括衬底和多堆叠层阶梯结构。多堆叠层阶梯结构可包括堆叠在衬底之上的多个阶梯结构。多个阶梯结构中的每一个可以包括多个导体层，并且多个导体层中的每一个位于两个绝缘层之间。在一些实施例中，存储器件还包括围绕多堆叠层阶梯结构的填充结构，延伸穿过多堆叠层阶梯结构的半导体沟道，以及延伸穿过多堆叠层阶梯结构和填充结构的支撑柱。半导体沟道可包括未对准的侧壁表面，并且支撑柱可包括对准的侧壁表面。

在一些实施例中，多堆叠层阶梯结构包括在衬底之上的第一阶梯结构和在第一阶梯结构之上的第二阶梯结构。

在一些实施例中，支撑柱从第二阶梯结构的顶表面延伸到第一阶梯结构的底表面。

在一些实施例中，支撑柱和半导体沟道包括相同的填充层。

在一些实施例中，支撑柱和半导体沟道各自均填充有电荷捕获膜、半导体沟道膜和电介质芯中的至少一种。

在一些实施例中，支撑柱和半导体沟道填充有不同的填充层。

在一些实施例中，支撑柱填充有绝缘材料和由绝缘材料围绕的柱支撑材料中的至少一种。在一些实施例中，半导体沟道填充有电荷捕获膜、半导体沟道膜和电介质芯中的至少一种。

在一些实施例中，绝缘材料包括氧化硅，并且金属材料包括铜、钴、镍和铝中的至少一种。

在一些实施例中，存储器件还包括在第一阶梯结构和第二阶梯结构之间的接合绝缘层、以及在第二阶梯结构之上的绝缘帽层。

在一些实施例中，存储器件还包括在半导体沟道之上的漏极区。