[发明专利]芯片封装结构及制备方法在审
申请号: | 202010430656.2 | 申请日: | 2020-05-20 |
公开(公告)号: | CN111584449A | 公开(公告)日: | 2020-08-25 |
发明(设计)人: | 刘欢;曹立强;戴风伟 | 申请(专利权)人: | 上海先方半导体有限公司;华进半导体封装先导技术研发中心有限公司 |
主分类号: | H01L23/482 | 分类号: | H01L23/482;H01L23/485;H01L21/56;H01L21/54;H01L21/60 |
代理公司: | 北京三聚阳光知识产权代理有限公司 11250 | 代理人: | 张琳琳 |
地址: | 200131 上海市浦*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 芯片 封装 结构 制备 方法 | ||
1.一种芯片封装结构,其特征在于,包括:
载片,具有容纳空间;
至少一个芯片组,设置在所述容纳空间内;其中,每个所述芯片组包括至少两个堆叠设置且电连接的芯片;
封装层,填充所述容纳空间,以对所述至少一个芯片组进行封装;其中,每个所述芯片组中至少一个芯片的表面与所述容纳空间的端面平齐,且所述芯片的表面上具有第一导电连接点。
2.根据权利要求1所述的芯片封装结构,其特征在于,所述芯片组内的芯片之间为硅通孔互连结构。
3.根据权利要求1或2所述的芯片封装结构,其特征在于,所述容纳空间为设置在所述载片上的通孔。
4.根据权利要求3所述的芯片封装结构,其特征在于,每个所述芯片组内第一个芯片的表面与所述容纳空间的第一端面平齐,且所述第一个芯片的表面上具有所述第一导电连接点;最后一个芯片的表面与所述容纳空间的第二端面平齐,且所述最后一个芯片的表面上具有第二导电连接点。
5.根据权利要求4所述的芯片封装结构,其特征在于,所述容纳空间的第一端面和/或所述第二端面上设置有电连接结构,所述电连接结构分别与对应的所述第一导电连接点和/或所述第二导电连接点连接。
6.根据权利要求5所述的芯片封装结构,其特征在于,所述电连接结构包括:
再布线层,形成在所述第一端面和/或所述第二端面上;
凸点单元,形成在所述再布线层上。
7.一种芯片封装结构的制备方法,其特征在于,所述方法包括:
提供载片;
在所述载片上形成容纳空间,并在所述容纳空间内设置至少一个芯片组;其中,每个所述芯片组包括至少两个堆叠设置且电连接的芯片;
利用封装层填充所述容纳空间,以对所述至少一个芯片组进行封装;其中,每个所述芯片组中至少一个芯片的表面与所述容纳空间的端面平齐,且所述表面上具有第一导电连接点。
8.根据权利要求7所述的方法,其特征在于,所述在所述载片上形成容纳空间,并在所述容纳空间内设置至少一个芯片组,包括:
在所述载片的第一表面上开设凹槽;
提供至少两个芯片;
在所述凹槽内采用硅通孔互连结构将所述至少两个芯片堆叠设置形成所述芯片组;其中,所述芯片组中第一个芯片的表面与所述凹槽的端面平齐,所述第一个芯片表面具有所述第一导电连接点。
9.根据权利要求8所述的方法,其特征在于,所述方法还包括:
在所述凹槽的端面上形成第一电连接结构,所述第一电连接结构与所述第一个芯片表面的所述第一导电连接点连接。
10.根据权利要求8或9所述的方法,其特征在于,所述方法还包括:
对所述载片的第二表面进行减薄处理,以露出所述芯片组中最后一个芯片表面的第二导电连接点;
在减薄后的所述载片的第二表面上形成第二电连接结构,所述第二电连接结构与所述第二导电连接点连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海先方半导体有限公司;华进半导体封装先导技术研发中心有限公司,未经上海先方半导体有限公司;华进半导体封装先导技术研发中心有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010430656.2/1.html,转载请声明来源钻瓜专利网。