[发明专利]一种字线译码电路、字线选通方法及存储器和电子设备

说明书

本发明公开一种字线译码电路、字线选通方法及存储器和电子设备，涉及存储器领域，以解决存内计算应用于大规模存储阵列。字线译码电路包括：前级译码电路以及后级译码电路；前级译码电路包括第一译码器和第二译码器，后级译码电路包括字线选择电路和选通器。每个第一译码器与字线选择电路电连接，每个第二译码器的输出端与相应选通器的输入端电连接；每个选通器的输出端与字线选择电路电连接。在存储模式下，字线译码电路选通存储区域的字线；在存内计算模式下，字线译码电路选通存内计算区域的字线。本发明提供的字线译码电路用于将存内计算应用于大规模存储阵列。

技术领域

本发明涉及存储器技术领域，尤其涉及一种字线译码电路、字线选通方法及存储器和电子设备。

背景技术

随着半导体产业的发展和需求的差异，处理器和存储器二者之间性能差距越来越大，存储器存取速度跟不上处理器的数据处理速度。这种严重阻碍处理器性能发挥的内存瓶颈命名为“内存墙”，存内计算就是为了解决这一问题所提出的技术路径，工作原理就是选中存储器阵列中的多个字线进行数据的并行传输，在存储器阵列内部完成数据的模拟域的计算，来提高存内计算的速度。

在存内计算电路中常采用直接输入地址数据控制存储器阵列的多个字线进行数据传输，并不会经过字线译码电路。但是如果不经过字线译码电路，这种直接控制字线的方式难以应用于大规模存储阵列。

发明内容

本发明的目的在于提供一种字线译码电路、字线选通方法及存储器和电子设备，用于解决大规模存储阵列的快速存取。

第一方面，本发明提供一种字线译码电路。所述字线译码电路包括：

前级译码电路以及后级译码电路；所述前级译码电路包括n个第一译码器和t个第二译码器，所述后级译码电路包括字线选择电路和k个选通器，k＝t，k和t均为大于0的整数，n为大于或等于0的整数；

每个所述第一译码器与所述字线选择电路电连接，每个所述第二译码器的输出端与相应所述选通器的输入端电连接；每个所述选通器的输出端与所述字线选择电路电连接；

每个所述第一译码器用于在存储模式向所述字线选择电路提供第一译码信号；每个所述选通器用于在存储模式向所述字线选择电路提供相应所述第二译码器发送的第二译码信号；所述字线选择电路用于根据所述第一译码信号和所述第二译码信号选通存储区域的字线；

每个所述第一译码器还用于存内计算模式向所述字线选择电路提供第一译码信号；每个所述选通器还用于在存内计算模式向所述字线选择电路提供存内计算信号，所述字线选择电路用于根据所述第一译码信号和所述存内计算信号选通存内计算区域的字线。

与现有技术相比，本发明提供的字线译码电路中，每个第一译码器与字线选择电路电连接，每个第二译码器的输出端与相应选通器的输入端电连接；每个选通器的输出端与字线选择电路电连接。当存储器处于存储模式时，所有选通器可以向字线选择电路提供第二译码信号，使得字线选择电路用于根据第一译码信号和第二译码信号选通存储区域的字线。当存储器处于存内计算模式时，选通器可以向字线选择电路提供存内计算信号，使得字线选择电路用于根据第一译码信号和存内计算信号选通存内计算区域的字线。由此可见，本发明提供的字线译码电路利用选通器克服了一次只能打开存储阵列的一条字线的缺点，使得字线译码电路不仅可以用于存储模式的存储区域字线选择，还可以支持存内计算模式下的并行输入的存内计算，因此，本发明提供的字线译码电路可以应用于大规模存储阵列的存取。并且，在存内计算模式下，根据多个选通器所处的位置和个数，实现了存内计算所需的不同输入数据位宽。

另外，当n大于0时，前级译码电路不仅包括第一译码器还包括第二译码器。此时，不管是存储器处于存储模式还是存内计算模式时，都需要应用第一译码器所提供的第一译码信号进行相应模式下的字线选择，因此，本发明提供的字线译码电路中，从硬件角度来说，第一译码器可以在两种模式下复用，从信号的角度来说，第一译码器在两种模式下复用相应模式下的部分地址信号，从而降低面积开销与电路复杂度。