[发明专利]一种带防反接功能的高压LDO电路

权利要求书

1.一种带防反接功能的高压LDO电路，其特征在于，包括：

浮动栅驱动输入电路，用于产生驱动电压V_DD输入给耐高压放大电路；

耐高压放大电路，设有两路输入，一路输入端输入V_DD信号，另一路输入端与低压电流参考电路连接，产生输出电压信号V_OUT；

低压电流参考电路，用于产生参考电压信号V_REF，输入为V_OUT信号，产生参考电压信号V_REF，输入到耐高压放大电路，所述浮动栅驱动输入电路，包括2个二极管D₁、D₂，1个高压PMOS管PM₁，1个高压二极管D₃和1个电阻R₁；其中，第一二极管D₁正向端作为所述浮动栅驱动输入电路的输入端，与第一高压PMOS管PM₁的源极连接，反向端连接第二二极管D₂的反向端；第二二极管D₂正向端连接第一高压PMOS管PM₁的栅极和第一电阻R₁；

第一高压PMOS管PM₁的漏极连接第一高压二极管D₃的正向端；第一高压二极管D₃的反向端作为所述浮动栅输入电路的输出端；第一电阻R₁连接在第一高压PMOS管PM₁的栅极和地GND之间，所述耐高压放大电路，包括3个高压PMOS管PM₂、PM₃和PM₄，2个低压NMOS管NM₁、NM₂和2个电阻R₂、R₃；

第二高压PMOS管PM₂的源极与所述浮动栅输入电路的输出端连接作为所述耐高压放大电路的V_DD信号输入端，该V_DD信号输入端与第三高压PMOS管PM₃的源极、第三电阻R₃一端、第四高压PMOS管PM₄的源极连接；所述第二高压PMOS管PM₂的栅极、漏极、第三高压PMOS管PM₃的栅极、第二电阻R₂一端连接；

第三高压PMOS管PM₃的漏极与第一低压NMOS管NM₁的漏极、第二低压NMOS管NM₂的栅极连接；

第二电阻R₂连接在第二高压PMOS管PM₂的漏极和地GND之间；

第一低压NMOS管NM₁的栅极作为所述耐高压放大电路的另一路输入端与低压电流参考电路连接，所述第一低压NMOS管NM₁的栅极还与第二低压NMOS管NM₂的源极连接，第一低压NMOS管NM₁的源极连接地GND；

第二低压NMOS管NM₂的漏极连接第四高压PMOS管PM₄的栅极并连接第三电阻R₃的另一端；

第四高压PMOS管PM₄的漏极作为所述耐高压放大电路的输出端，所述低压电流参考电路，包括2个低压PMOS管PM₅、PM₆，2个电阻R₄、R₅和1个电容C₁；

第一低压PMOS管PM₅的源极作为输入端，与第二低压PMOS管PM₆的源极连接并连接第一电容C₁，第一低压PMOS管PM₅的栅极与第二低压PMOS管PM₆的栅极、第二低压PMOS管PM₆的漏极连接，第一低压PMOS管PM₅的漏极连接第四电阻R₄；

第四电阻R₄连接在第一低压PMOS管PM₅的漏极和地GND之间；

第五电阻R₅连接在第二低压PMOS管PM₆的漏极和地GND之间；

第一电容C₁连接在第二低压PMOS管PM₆的源极和地GND之间。

2.如权利要求1所述的一种带防反接功能的高压LDO电路，其特征在于，所述第一低压PMOS管PM₅与第二低压PMOS管PM₆构成比例关系为1：M的电流镜，所述第五电阻R₅为电流镜的负载电阻，产生的参考电流I_REF作用于第四电阻R₄，得到参考电压信号V_REF，作为低压电流参考电路的输出端。