[发明专利]包含垂直引线键合体的半导体装置

说明书

一种半导体装置，包含装置的衬底接触指上的引线键合体的垂直列。半导体裸芯安装在衬底上，并且电耦接到衬底，使得半导体裸芯的组可以具有延伸到衬底上的相同接触指的键合引线。通过将这些引线以垂直列键合到接触指，而不是接触指上的分开的、并排的引线键合体，可以减小接触指的面积。

技术领域

本申请涉及半导体装置，特别地，涉及包含垂直引线键合体的半导体装置。

背景技术

对便携消费电子产品的需求的强劲增长驱动了对大容量储存装置的需求。诸如闪速存储器储存卡的非易失性半导体存储器装置变得广泛应用，以满足日益增长的对数字信息储存和交换的需求。它们的便携性、多功能性和坚固设计，以及它们的高可靠性和大容量，已经使这样的存储器装置理想地在各种电子装置中使用，包含例如数码相机、数码音乐播放器、视频游戏控制台、PDA和蜂巢电话。

尽管已知许多封装配置，闪速存储器半导体装置总体上可以制造为封装体中系统(SIP)或多芯片模块(MCM)，其中多个半导体裸芯被安装并互连到小足印衬底的上表面。衬底可以总体上包含刚性、电介质基部，其具有在一侧或两侧上蚀刻的导电层。裸芯堆叠体中的半导体裸芯通常电连接到衬底，使得多个键合引线从堆叠体延伸且在衬底上的单个接触指上的分开、离散位置彼此并排连接。已知在单独的接触指上以单行的分开位置形成这些并排引线键合体。还已知在单独的接触指上以分开、并排位置的阵列形成这些引线键合体，诸如例如两行引线键合体。

不论是引线键合体的单行还是阵列，形成分开、并排引线键合体要求足够大的接触指面积，以容纳每个单独键合体。在始终存在的对增加给定形状因数的半导体封装体的储存容量的驱动力的前提下，期望最小化封装体中的半导体裸芯的大小。具有分开的引线键合体的接触指占据封装体中的宝贵空间，该空间本可用于增大封装体中的裸芯的大小。

发明内容

在一个示例中，本技术涉及一种半导体衬底，包括：第一表面；以及多个接触指，形成在第一表面中，多个接触指各自配置为接收多个引线键合体，同时具有比容纳两个或更多个并排引线键合体所需面积更小的面积。

在其他示例中，本技术涉及一种半导体装置，包括：衬底，包括：第一表面，以及多个接触指，形成在第一表面中；多个半导体裸芯；以及耦接到多个半导体裸芯的多个键合引线，来自多个半导体裸芯中的每一个的键合引线，其键合到多个接触指中的单个接触指，多个键合引线以垂直列键合到单个接触指。

在另一示例中，本技术涉及一种半导体装置，包括：衬底，包括：第一表面，以及多个接触指，形成在第一表面中，多个接触指中的接触指具有50μm至70μm之间的长度和50μm至70μm之间的宽度；至少两个半导体裸芯的组，每个组包括一个或多个半导体裸芯；以及电耦接机构，用于将半导体裸芯从每个组电耦接到单个接触指。

附图说明

图1是根据本技术的实施例的衬底和使用该衬底的半导体装置的总体制造工艺的流程图。

图2是根据本技术的实施例的制造工艺中的第一步骤处的半导体装置的衬底的侧视图。

图3是图2的衬底的俯视图。

图4是制造工艺根据本技术的实施例中的第二步骤处的半导体装置的衬底的侧视图。

图5是图4的衬底的立体图。

图6是根据本技术的实施例的安装在衬底上的若干半导体裸芯的侧视图。

图7是图6的衬底的角部的放大部分图，示出在衬底的接触指上形成焊料凸块的引线键合劈刀。

图8是图6的半导体裸芯和衬底的立体图。

图9是根据本技术的实施例的安装在衬底上的若干半导体裸芯的侧视图。

图10是图9的半导体裸芯和衬底的立体图。