[发明专利]一种集成电路版图中遵循布线格点的交互式布线方法

说明书

一种集成电路版图中遵循布线格点的交互式布线方法，包括以下步骤：1）设置交互式布线参数；2）布线网格的水平和垂直间距一致时，将所有点链吸附到布线格点上；3）布线网格的水平和垂直间距不一致时，将所有点链吸附到布线格点或布线方向与网格线的交点上。本发明的集成电路版图中遵循布线格点的交互式布线方法，能够在正交或者45°布线方向上，满足布线格点的要求，从而保证交互式布线的规则性，最终满足制造要求。

技术领域

本发明涉及EDA设计技术领域，特别是涉及集成电路版图中的交互式布线方法。

背景技术

随着芯片设计日益复杂，工艺的进步，物理设计面临着越来越大的挑战，超深亚微米工艺不断完善，芯片面积的减少下，芯片的密度不断提高，布线作为超大规模集成电路中物理设计的后端环节，布线的结果对芯片的性能起到至关重要的作用，这就使得应用EDA(电子设计自动化)工具成为不可或缺的辅助手段。

布线是指在物理设计阶段，在要连接的单元，引脚或者其他电子器件之间分配金属线，并且不同连接关系的金属线不能重叠，除此之外，还要满足物理设计中大量的几何约束。伴随着光刻工艺的成熟，芯片性能的提高，往往意味着芯片密度的增加，可布线空间进一步减少，几何约束的数量不断增加，最终导致布线的难度和复杂度大大增加。这给EDA工具带来新的挑战。

现有的布线方法都是基于格点(Grid)进行布线。布线过程中以及布线过程中布线层次的转换都在格点的基础上进行，没有遵循布线格点(off-grid)要求将通不过设计规则检查(Design Rule Check，以下简称DRC)，往往DRC规则检查留给版图完成后再进行。在设计的每一个阶段考虑DRC规则，对最终芯片流片产生重大影响，也会提升芯片的性能。

在低端工艺中，特别是16nm以上的工艺中，版图设计要求没有太苛刻，布线可以是在格点上以任意间距(Spacing)进行。但是到了14nm以及以下的FinFET高端工艺中，走线的规格变得苛刻，布线密度增大，布线既要考虑空间最小，也要考虑走线的物理设计更优。

在EDA高端的设计工具中，特别是针对高端工艺的版图工具，必须验证每次走线是否遵循布线格点要求，这需要EDA厂商针对芯片制造开发针对高端工艺的交互式布线器。

发明内容

为了解决现有技术存在的不足，本发明的目的在于提供一种集成电路版图中遵循布线格点的交互式布线方法，在正交或者45°布线方向上，满足布线格点的要求，从而保证交互式布线的规则性，最终满足制造要求。

为实现上述目的，本发明提供的集成电路版图中遵循布线格点的交互式布线方法，包括以下步骤：

1)设置交互式布线参数；

2)布线网格的水平和垂直间距一致时，将所有点链吸附到布线格点上；

3)布线网格的水平和垂直间距不一致时，将所有点链吸附到布线格点或布线方向与网格线的交点上。

进一步地，所述步骤2)进一步包括，

比较第一布线点与所在网格4个格点的距离，吸附到最近格点上；

比较第二布线点及之后的每一个布线点与前一个点的水平和竖直距离差，确定布线方向，并修正到与布线方向一致的最近的格点上。

进一步地，还包括，根据最小距离原则，将布线点二次修正到最近的布线格点上。

进一步地，所述步骤3)进一步包括，

比较第一布线点与所在网格4个格点的距离，吸附到最近格点上；

比较第二布线点及之后的每一个布线点与前一个点的水平和竖直距离差，确定布线方向，修正到与布线方向一致的最近的格点上，判断布线方向与网格线是否为正交布线，若是，则将布线点调整到最近的布线格点上；若否，则将布线点调整到布线方向与网格线最近的交点上。