[发明专利]嵌套循环控制

说明书

本申请的实施例涉及嵌套循环控制。一种嵌套循环控制器(1300)包含：第一寄存器(1302)，其具有第一值，被初始化为初始第一值；第二寄存器(1308)，其具有第二值，被初始化为初始第二值；和第三寄存器，其被配置为断言FIFO(1312)，被初始化为具有第三值。在循环执行期间，所述第二值响应于tick指令而被超前。响应于所述第二值达到第二阈值，第二寄存器被重置为所述初始第二值。嵌套循环控制器进一步包含比较器(1310)，所述比较器(1310)耦合到所述第二寄存器和所述断言FIFO，并且被配置成：当所述第二值等于所述第二阈值时，提供外循环指示符值作为所述断言FIFO的输入；和当所述第二值不等于所述第二阈值时，提供内循环指示符值作为所述断言FIFO的输入。

技术领域

本申请的实施例涉及嵌套循环控制。

背景技术

现代数字信号处理器(DSP)面临多重挑战。DSP通常执行包含嵌套循环的软件，所述嵌套循环包含内循环和一或多个外循环。为了改善DSP的性能，某些指令可以以流水线方式执行，其中多个指令由DSP的不同功能单元同时执行。然而，以流水线方式执行嵌套循环在确定是否执行与一或多个外循环相关联的指令(例如，以有效方式确定指令的断言)方面带来了困难。

发明内容

根据本公开的至少一个实例，一种嵌套循环控制器包含：第一寄存器，其具有第一值，被初始化为初始第一值；第二寄存器，其具有第二值，被初始化为初始第二值；和第三寄存器，其被配置为断言FIFO，被初始化为具有第三值。第三值包括等于外循环指示符的第一位。在循环执行期间，第二值响应于tick指令而被超前(advance)。响应于第二值达到第二阈值，第二寄存器被重置为初始第二值。所述嵌套循环控制器进一步包含比较器，所述比较器耦合到第二寄存器和断言FIFO，并且被配置成：当第二值等于第二阈值时，提供外循环指示符值作为断言FIFO的输入；和当第二值不等于第二阈值时，提供内循环指示符值作为断言FIFO的输入。

根据本公开的另一实例，一种方法包含：将具有相关联的第一值的第一寄存器初始化为初始第一值；将具有相关联的第二值的第二寄存器初始化为初始第二值；将具有相关联的第三值的第三寄存器初始化为初始第三值，其中所述第三寄存器被配置为断言先进先出缓冲器(FIFO)；在循环执行期间，响应于tick指令而使第二值超前；响应于第二值达到第二阈值而将第二寄存器重置为初始第二值；当第二值等于第二阈值时，提供外循环指示符值作为断言FIFO的输入；和当第二值不等于第二阈值时，提供内循环指示符值作为断言FIFO的输入。

附图说明

对于各个实例的详细描述，现在将参考附图，其中：

图1示出了根据各个实例的双标量/矢量数据路径处理器；

图2示出了图1中示出的且根据各个实例的双标量/矢量数据路径处理器中的寄存器和功能单元；

图3示出了示范性全局标量寄存器文件；

图4示出了由算术功能单元共享的示范性本地标量寄存器文件；

图5示出了由乘法功能单元共享的示范性本地标量寄存器文件；

图6示出了由加载/存储单元共享的示范性本地标量寄存器文件；

图7示出了示范性全局矢量寄存器文件；

图8示出了示范性断言寄存器文件；

图9示出了由算术功能单元共享的示范性本地矢量寄存器文件；

图10示出了由乘法和相关功能单元共享的示范性本地矢量寄存器文件；

图11示出了根据各个实例的中央处理单元的流水线阶段；

图12示出了根据各个实例的单个获取包的十六个指令；