[发明专利]多核架构下的持久性内存事务提交方法

说明书

本发明公开了一种多核架构下的持久性内存事务提交方法，包括：在事务执行过程中，对于每份持久性内存中的数据，记录最近一次修改数据的事务编号；当事务提交时，将依赖关系写入日志，提前释放锁资源，以允许与自身冲突的事务并行进行持久化操作，在持久化操作完成后，等待依赖关系中的事务完成提交；当多核架构持久性内存事务系统发生故障重启时，读取持久性内存中的日志数据，将日志数据构建成有向无环图，再对有向无环图进行拓扑排序，按照拓扑排序的结果执行日志项。该方法可减少多核架构下冲突事务之间的等待时间，提高整个持久性内存事务系统的性能。

技术领域

本发明涉及非易失性主存存储技术领域，特别涉及一种多核架构下的持久性内存事务提交方法。

背景技术

非易失性存储器(NVM，Non-Volatile Memory)技术在内存级提供数据持久性，为实现内存级存储系统提供了可能性。除了以页为单位寻址的闪存(Flash Memory)之外，许多新型存储器提供了接近于传统DRAM访问性能且提供字节寻址方式，如相变存储器(PCM，Phase Change Memory)、阻变存储器(RRAM，Resistive RAM)、自旋转移矩磁存储器(STT-RAM,Spin-Transfer Torque RAM)等。2019年，Intel公司发布了第一代英特尔傲腾数据中心持久性内存(Intel Optane DC Persistent Memory)。字节寻址非易失性存储器可直接接入内存总线，在主存级别提供持久性存储。这种存储系统也被称为持久性内存(persistent memory)存储系统。

现有的内存事务系统主要针对DRAM设计，对于新型非易失性内存的考虑不足，因而在新型非易失性内存系统中存在效率、一致性等较多问题。非易失内存引入事务系统的主要问题是一致性和持久化开销。数据一致性保证事务系统在意外故障发生后能够保证数据在不同版本之间的正确访问。事务系统的数据一致性要求CPU缓存写回内存的数据保证写回的先后顺序，由于当前存储系统的平均访问延迟为内存延迟，写回等待的性能开销更为严重。研究表明，clflush和mfence的延迟可长达250ns。为降低持久性内存事务系统中数据一致性的性能开销，当前的做法主要分为两类：

第一类方法通过采用非易失性存储器或者增加后备电源的方式增强CPU缓存的数据持久性，以降低一致性开销，该方法需要修改硬件架构，提高了机器的使用成本。

第二类方式通过硬件或软件方式优化数据持久化顺序，以降低一致性开销。硬件方式的持久性顺寻优化方法需要对CPU硬件进行修改，短期内实用难度较大。在软件方式中，清华大学提出了模糊持久化(Blurred Persistence)方法和持久性解耦内存事务系统DudeTM。其中Blurred Persistence通过对内存日志进行固定方式组织以及控制多版本数据的覆盖写次数等技术提供了类似steal和no-force的事务缓存机制，有效降低了数据一致性开销，但该方法仅限于单核之内的事务执行。DudeTM通过加一层DRAM缓存，解决了传统持久性内存事务系统中回滚日志(undo log)和重做日志(redo log)的缺点，但它使用单独的线程去持久化日志和执行日志，引入了线程通信的开销，同时执行日志的线程由于只有一个，严重了影响了系统的多核扩展性。

但现有的方法未考虑多核架构下由于非易失内存的持久化开销使得冲突竞争的事务之间等待时间变长，浪费了CPU核心资源，造成了大量的事务终止和重试，导致整个持久性事务系统性能在多核架构下严重下降、无法扩展。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。

为此，本发明的目的在于提出一种多核架构下的持久性内存事务提交方法，该方法可减少多核架构下冲突事务之间的等待时间，允许冲突的事务并行地去进行持久化操作。