[发明专利]一种CPU与DSP数据高可靠交换方法

说明书

本发明公开了一种CPU与DSP数据高可靠交换方法，该方法基于DSP的HPI接口技术替代传统的双口RAM，简化了处理器间数据交换结构，CPU经自带的总线接口，通过FPGA实现的“CPU总线接口与DSP的HPI接口”转换逻辑，实现CPU与DSP的数据交换。同时，通过设计寄存器实现总线空闲状态判断逻辑，用于防止数据冲突，提高数据交换可靠性。当CPU与DSP需要交换数据时，首先查询总线及DSP数据区状态，随后根据预设的数据交互策略，发起数据交换。该方法具有结构简单、效率高、可靠性高、实用性强等特点。

技术领域

本发明属于数据交互技术，具体涉及一种CPU与DSP数据高可靠交换方法。

背景技术

在航空、领工业控制域中，对于需要采用CPU与DSP共同完成的具有信号采集处理、系统控制的设备，通常使用双口RAM实现两种处理器之间的数据交互。但是该方法需要额外使用专用的双口RAM芯片，从而造成系统复杂、成本较高，且数据交互时容易发生数据冲突、软件处理复杂等问题。

发明内容

为了解决现有CPU与DSP进行数据交换时需要使用专用双口RAM芯片，从而造成的系统复杂、成本较高，且数据交互时容易发生数据冲突、软件处理复杂等问题本发明提供可一种CPU与DSP数据高可靠交换方法。

本发明的技术方案是：

本发明提供了一种CPU与DSP数据高可靠交换方法，其具体实现步骤如下：

步骤1：数据接口转换

通过FPGA接口转换逻辑实现CPU总线接口与DSP的HPI接口之间的接口转换；

步骤2：对DSP内存数据进行空间划分

将DSP内存数据按地址分成大小不同的多个数据区，并根据数据流，将多个数据区分为两类，具体为：

第一类数据区为：由DSP进行数据更新，CPU进行数据读取，用于数据流为DSP-CPU的数据交换；

第二类数据区为：由CPU进行数据更新，DSP进行数据读取，用于数据流为CPU-DSP的数据交换；

步骤3：对每个数据区进行寄存器配置

针对划分的每个数据区，均配置两个寄存器，用于标示数据交互区的具体状态；

第一类数据区包括第一寄存器和第二寄存器；

第一寄存器：由CPU进行写操作，由DSP进行读操作，用于标识CPU对DSP内存数据空间的读取状态；

第二寄存器：由DSP进行写操作，由CPU进行读操作，用于标识DSP内存数据是否已完成更新；

第二类数据区包括第三寄存器和第四寄存器；

第三寄存器：由DSP进行写操作，由CPU进行读操作，用于标识DSP对CPU内存数据空间的读取状态；

第四寄存器：由CPU进行写操作，由DSP进行读操作，用于标识CPU内存数据是否已完成更新；

步骤4：CPU与DSP之间的数据交换

当CPU读取DSP数据时，CPU首先通过第二寄存器识别对应空间数据是否有效，有效时将第一寄存器设置为“读取”状态，随后发起读操作，读操作完成后，再将第一寄存器设置为“空闲”状态；当DSP更新内存数据空间时，DSP首先通过第一寄存器识别对应空间是否空闲，空闲时将第二寄存器设置为“数据无效”状态，随后进行数据更新，数据更新完成后，再将第二寄存器设置为“数据有效”状态；