[发明专利]一种DDR控制器及控制方法

权利要求书

1.一种DDR控制器，包括输入数据FIFO缓存、输出数据FIFO缓存、DDR读写控制模块和DDR控制器IP核，所述DDR读写控制模块控制DDR控制器IP核写入输入数据FIFO缓存的数据，并读出DDR控制器IP核的数据至输出数据FIFO缓存，所述DDR控制器IP核控制DDR芯片，其特征在于，还包括输入数据读写控制模块，所述输入数据FIFO缓存包括PING FIFO和PANGFIFO，所述输入数据读写控制模块控制PING FIFO和PANG FIFO之间写入和读出的切换。

2.根据权利要求1所述的一种DDR控制器，其特征在于，所述输入数据FIFO缓存、输出数据FIFO缓存、DDR读写控制模块、DDR控制器IP核和输入数据读写控制模块均搭载于FPGA。

3.根据权利要求1所述的一种DDR控制器，其特征在于，所述DDR读写控制模块对DDR控制器IP核进行读写操作仲裁。

4.一种控制权利要求1-3任一所述的DDR控制器的控制方法，其特征在于，该方法包括：

输入数据读写控制模块控制PING FIFO和PANG FIFO之间写入和读出的切换；

DDR读写控制模块对DDR控制器IP核进行读写控制和读写仲裁。

5.根据权利要求4所述的一种DDR控制器的控制方法，其特征在于，输入数据读写控制模块控制PING FIFO和PANG FIFO之间写入和读出的切换过程包括：

步骤S11：PING FIFO写入有效输入数据；

步骤S12：输入数据读写控制模块检测有效输入数据是否结束和PING FIFO是否已满，若有效输入数据已结束，使能PING FIFO的读操作，使能DDR读写控制模块的写操作，若有效输入数据未结束且PING FIFO未满，执行步骤S11，若有效输入数据未结束且PING FIFO已满，使能PING FIFO的读操作，使能DDR读写控制模块的写操作，执行步骤S13；

步骤S13：PANG FIFO写入有效输入数据；

步骤S14：输入数据读写控制模块检测有效输入数据是否结束和PANG FIFO是否已满，若有效输入数据已结束，使能PANG FIFO的读操作，使能DDR读写控制模块的写操作，若有效输入数据未结束且PANG FIFO未满，执行步骤S13，若有效输入数据未结束且PANG FIFO已满，使能PANG FIFO的读操作，使能DDR读写控制模块的写操作，执行步骤S11。

6.根据权利要求4所述的一种DDR控制器的控制方法，其特征在于，DDR读写控制模块对DDR控制器IP核进行读写仲裁的过程包括：

步骤S21：DDR读写控制模块使能DDR控制器IP核读操作；

步骤S22：DDR读写控制模块检测输入数据读写控制模块的写操作使能，若检测到输入数据读写控制模块的写操作使能，DDR读写控制模块使能DDR控制器IP核写操作，若未测到输入数据读写控制模块的写操作使能，执行步骤S23；

步骤S23：DDR读写控制模块检测DDR控制器IP核的读写地址是否一致，若不一致，执行步骤S24，若一致，执行步骤S22；

步骤S24：DDR读写控制模块检测输出数据FIFO缓存是否为满，若已满，执行步骤S22，若未满，执行步骤S21。

7.根据权利要求6所述的一种DDR控制器的控制方法，其特征在于，步骤S22通过检测输入数据FIFO缓存的空信号判断DDR控制器IP核的写操作是否结束。

8.根据权利要求6所述的一种DDR控制器的控制方法，其特征在于，DDR控制器IP核的读地址和写地址均递增。