[发明专利]集成电路元件及其制作方法

说明书

本发明公开一种集成电路元件及其制作方法，其中该集成电路元件包含：一基底；一集成电路区域，位于所述基底上，所述集成电路区域包含一介电堆叠；一密封环，设于所述介电堆叠中，并环绕于所述集成电路区域周围；一沟槽，环绕所述密封环，并显露出所述介电堆叠的一侧壁；一湿气阻隔层，连续的覆盖所述集成电路区域，并延伸至所述介电堆叠的所述侧壁，从而密封所述介电堆叠中的两个相邻介电膜之间的交界；以及一钝化层，位于所述湿气阻隔层上。

技术领域

本发明涉及半导体技术领域，特别是涉及一种改良的集成电路元件及其制作方法。

背景技术

密封环的形成是半导体后段制作工艺的重要步骤。密封环是集成电路周围的应力保护结构，可保护半导体芯片内的内部电路免受因晶片切割而造成的损坏。

密封环的另一功能是保护密封环内侧的集成电路免受湿气引起的退化。由于集成电路的介电层通常由多孔的低介电常数(低k)介电材料形成，因此水分很容易穿透低k介电层到达集成电路。

通常，密封环在芯片的外围是连续的结构，但是由连续密封环所构成的芯片外围直接电气路径会将噪声传递到敏感的模拟和RF电路模块。防止噪声传递的一种常规解决方案是采用电性上不连续的密封环，从而抑制了很大一部分噪声传递。然而，密封环的不连续性却会导致水分和污染物渗透进入半导体芯片。

发明内容

本发明的主要目的在于提供一种改良的集成电路元件及其制作方法，以解决上述现有技术的不足与缺点。

本发明一方面提供一种集成电路元件，包含：一基底；一集成电路区域，位于所述基底上，所述集成电路区域包含一介电堆叠；一密封环，设于所述介电堆叠中，并环绕于所述集成电路区域周围；一沟槽，环绕所述密封环，并显露出所述介电堆叠的一侧壁；一湿气阻隔层，连续的覆盖所述集成电路区域，并延伸至所述介电堆叠的所述侧壁，从而密封所述介电堆叠中的两个相邻介电膜之间的交界；以及一钝化层，位于所述湿气阻隔层上。

依据本发明一实施例，其中所述集成电路区域包含一射频电路。

依据本发明一实施例，其中所述基底是一硅覆绝缘基底，包含一下基底、一埋入氧化层和位于所述埋入氧化层上的一元件层。

依据本发明一实施例，其中所述元件层包含一硅层。

依据本发明一实施例，其中所述密封环经由一穿透所述元件层和所述埋入氧化层的贯通接触件电耦合至所述下基板。

依据本发明一实施例，其中所述两个相邻的介电膜是两个相邻的低介电常数介电膜。

依据本发明一实施例，其中所述密封环为一不连续的密封环。

依据本发明一实施例，其中所述密封环由内连的金属线和介层通孔所构成的。

依据本发明一实施例，其中所述金属线包含一最上层铜金属线，且所述湿气阻隔层直接接触所述最上层铜金属线。

依据本发明一实施例，其中所述最上层铜金属线为一最上层镶嵌铜金属线，并且所述湿气阻隔层同时作为覆盖所述最上层镶嵌铜金属线的顶面的一上盖层。

依据本发明一实施例，所述的集成电路元件另包含：一最上层介电膜，覆盖所述介电堆叠；一最上层介层通孔，贯穿所述最上层介电膜和所述湿气阻隔层，以与所述最上层铜金属线电连接；以及一铝垫，设于所述最上层介层通孔上并与所述最上层介层通孔电连接。

依据本发明一实施例，其中所述钝化层覆盖所述铝垫的周缘和所述最上层介电膜的顶面。

依据本发明一实施例，其中所述最上层介电膜包含氧化硅。

依据本发明一实施例，其中所述钝化层包含聚酰亚胺、氮化硅或氧化硅。

依据本发明一实施例，其中所述湿气阻隔层包含氮化硅、氮氧化硅或碳氮化硅。