[发明专利]一种CMOS片内三维结构的形成方法

说明书

本发明公开了一种CMOS片内三维结构的形成方法，包括：在硅衬底上形成环状突起的单晶硅种子层区域；在非种子层区域形成第一层CMOS晶体管；形成第一层层间介质层，并使单晶硅种子层区域露出；在第一层层间介质层上覆盖一多晶硅层，并使两者的表面平齐；加热使多晶硅层熔融并再结晶，利用围绕多晶硅的单晶硅，使多晶硅转变为单晶硅，形成单晶硅层；在单晶硅层上形成第二层CMOS晶体管；形成第二层层间介质层；形成第一层CMOS晶体管和第二层CMOS晶体管之间的互连。本发明能够增加片内CMOS晶体管的密度，减少所需的互连长度，提高产品的性能，减少单个芯片的成本。

技术领域

本发明涉及半导体集成电路制造技术领域，特别是涉及一种CMOS片内三维结构的形成方法。

背景技术

随着半导体超大规模集成电路的发展，现有的技术工艺已经接近物理极限。在对电子产品进一步小型化、多功能化的目的驱动下，其他新的技术、新的材料、新的科技被探索出来。去除芯片二维的限制、将芯片结构往三维发展就是其中之一。目前制作三维结构的方法大致可以分为两种，一种是通过键合技术将硅片堆叠起来，实现三维层面上的金属互连结构；另一种是在片内制作多层CMOS晶体管，实现片内三维结构。

现有的硅片键合形成三维结构的技术，一般需要通过以下步骤完成：硅片键合(Bonding)，硅片背部研磨减薄(Grinding)，硅片背部湿法刻蚀(Wet)，硅片背部平坦化处理(CMP)，硅片背部其他工艺。其中，背部其他工艺指各种特色工艺，如背照式(BSI)工艺等，而硅片键合到平坦化处理是几乎所有三维堆叠工艺都会采取的措施。

硅片在背部研磨减薄的过程中，会从约775微米(12寸硅片)减薄至器件所需的厚度，一般为几微米。减薄去除的部分被研磨为碎屑或被湿法腐蚀，很难进行再利用，对硅片存在着资源利用上的浪费。同时，背部研磨工艺存在着很多问题，包括产生大量颗粒、杂质，硅片容易裂片，TTV(total thickness variation，总厚度偏差)难以控制等。这些问题会影响后续工艺的良率，从而影响工艺的效率和产品的质量。

片内实现三维结构的技术方法在目前产线上并不常用。主要问题在于片内三维结构需要形成多层单晶硅层来制作CMOS器件。而目前常用的方法，如单晶硅外延技术等，耗时很长，且在介质与单晶硅的界面处工艺很难控制，容易形成缺陷，因此很少被使用。

激光结晶技术是目前主要运用在薄膜晶体管(TFT)上的技术。通过激光引起的短时间内的熔化-再结晶过程，可以得到质量很好的多晶、单晶薄膜。

发明内容

本发明的目的在于克服现有技术存在的上述缺陷，提供一种CMOS片内三维结构的形成方法。

为实现上述目的，本发明的技术方案如下：

一种CMOS片内三维结构的形成方法，包括以下步骤：

步骤一：提供一硅衬底并去除部分所述硅衬底材料，在所述硅衬底上形成环状突起的单晶硅种子层区域；

步骤二：在位于所述单晶硅种子层区域以外的非种子层区域的所述硅衬底上形成第一层CMOS晶体管；

步骤三：在所述硅衬底上形成覆盖所述第一层CMOS晶体管的第一层层间介质层，并使所述单晶硅种子层区域露出；

步骤四：在所述第一层层间介质层上覆盖一多晶硅层，并进行平坦化工艺，使所述多晶硅层的表面与所述单晶硅种子层区域的表面平齐；

步骤五：加热，使所述多晶硅层熔融并再结晶，利用围绕多晶硅的单晶硅，使所述多晶硅转变为单晶硅，形成单晶硅层；

步骤六：在所述单晶硅层上形成第二层CMOS晶体管；

步骤七：形成第二层层间介质层，将所述第二层CMOS晶体管覆盖；

步骤八：形成所述第一层CMOS晶体管和第二层CMOS晶体管之间的互连。