[发明专利]存储器

说明书

一种存储器包括：第一数据总线；第二数据总线；以及多个存储体组。存储体组在存储体组的读取操作期间通过交替使用第一数据总线和第二数据总线来输出读取数据。

相关申请的交叉引用

本申请要求于2019年10月10日提交的韩国第10-2019-0125044号专利申请的优先权，其整体内容通过引用合并于此。

技术领域

本公开的实施方式总体上涉及存储器和存储系统。

背景技术

随着半导体存储器技术迅速发展，半导体装置的封装技术还需要高集成度和高性能。因此，针对其中多个集成电路芯片被竖直层叠的三维结构，而非其中使用导线或焊点将集成电路芯片平面设置在印刷电路板(PCB)上的二维结构，已开发各种技术。

这种三维结构可以通过其中多个存储器芯片竖直层叠的层叠存储器件来实现。在竖直方向上层叠的存储器芯片通过硅通孔(TSV)彼此电连接，以及安装在半导体封装基板上。

发明内容

根据一个实施方式，一种存储器可以包括：第一数据总线；第二数据总线；以及第一块至第四存储体组，每个存储体组包括一个或更多个存储体，其中第一至第四存储体组基于奇数序号的读取命令而在读取操作期间向第一数据总线传输读取数据，以及基于偶数序号的读取命令而在读取操作期间向第二数据总线传输读取数据。

根据一个实施方式，一种存储器可以包括：多个存储体组，每个存储体组包括多个存储体；第一数据总线；以及第二数据总线，其中存储体组通过在存储体组的读取操作期间交替使用第一数据总线和第二数据总线来输出读取数据。

附图说明

图1是示出包括高带宽存储器(HBM)的存储系统的框图。

图2是示出根据一个实施方式的高带宽存储器的核心裸片的框图。

图3是示出图2的总线控制电路的框图。

图4是示出图2的传输信号生成电路的框图。

图5是示出图2的并串转换电路的框图。

图6示出了图2的核心裸片的整体操作的示例。

具体实施方式

下文将参照附图描述实施方式的示例。然而，实施方式可以以不同的形式实施，并且不应被解释为限于这里阐述的实施方式。相反，这些实施方式被提供使得本公开将是充分的和完整的，并且将向本领域技术人员传达本公开的范围。在本公开通篇中，相同的附图标记在本公开的各个附图和实施方式中表示相同的部件。

图1是示出包括高带宽存储器(HBM)的存储系统的框图。在一个实施方式中，半导体装置可以包括存储系统100。

参照图1，存储系统100可以包括高带宽存储器110、处理器120、插入器130和封装基板140。

插入器130可以形成在封装基板140上，并且高带宽存储器110和处理器120可以形成在插入器130上。

处理器120可以包括存储器控制器121和与存储器控制器121对接的物理层(PHY)接口122。存储器控制器121可以使用PHY接口122来与高带宽存储器110通信。处理器120可以是诸如图形处理单元(GPU)、中央处理单元(CPU)和应用处理器(AP)的各种处理器中的一个。