[发明专利]一种生成B1C信号伪随机噪声码的硬件实现方法

说明书

本发明提出了一种生成B1C信号伪随机噪声码的硬件实现方法，其特征是，包括如下步骤：步骤一：设计出一种基于块存储器的勒让德硬件输出的实现方法；步骤二：设计出基于块ROM共用B1C伪随机噪声码输出的硬件电路方案；步骤三：提出一种多通道分时复用FPGA中块存储器的方案，实现序列的多通道输出方法。本发明针对多通道B1C信号伪码发生器占用硬件资源过多的问题，提出了基于FPGA和分时复用算法的多通道B1C伪随机噪声码输出硬件设计，并给出了具体设计方案和仿真结果，实现了低功耗北斗导航接机B1C信号伪随机噪声码的多通道输出，解决了生成伪码序列占用硬件资源过大和电路结构复杂的问题。

技术领域

本发明涉及一种伪随机噪声码的硬件实现方法，具体涉及一种生成B1C信号伪随机噪声码的硬件实现方法。

背景技术

全球卫星导航系统可以完成定位、导航和授时等工作，随着全球卫星导航系统的不断完善和发展，人们对导航接收机定位导航性能和功耗方面的要求也越来越高，对于低功耗北斗导航接收机的应用也会越来越广泛。对于码分多址的北斗B1C导航信号，测距码是不可缺少的部分，用来区分不同的北斗卫星和完成测距定位。在卫星导航接收机中，信号的捕获和跟踪都会用到伪码发生器。设计出一种电路结构简单、低硬件资源消耗的北斗B1C信号伪随机噪声码发生器，对实现多通道的B1C信号导航接收机的基带处理部分具有重要的意义。

目前，B1C信号的测距码作为北斗B1C导航信号中的重要部分，学者们正在努力寻求一种电路结构简单、节省硬件资源的B1C伪随机噪声码的硬件生成方法。文献《Legendre序列快速生成的CUDA实现》(计算机工程与应用,2014,50(08):66-71+153)中使用高性能的统一计算设备架构(CUDA)生成勒让德序列，该方法占用了很大的硬件资源且生成速度较慢；文献《基于FPGA的基带码发生器设计》(测控技术杂志社,2006:106-108.)给出了基于循环线性移位寄存器的伪随机噪声码硬件实现，但B1C测距码的生成是基于二次剩余的数学理论，该硬件电路设计不能用来实现B1C信号的伪码输出，具有局限性。

发明内容

本发明目的在于解决生成多通道的B1C信号伪随机噪声码时占用硬件资源过多和计算量大的问题而提出了一种生成B1C信号伪随机噪声码的硬件实现方法。

本发明的设计是基于FPGA芯片进行仿真和硬件实现，利用逻辑算法对块存储器(block memory)进行读取，实现对多通道B1C信号伪随机噪声码的实时输出，设计出利用卫星PRN号对应相位差w和截取点p计算块存储器ROM基地址的算法，该设计简化了电路结构，较大地节省了硬件资源，提高了B1C信号的测距伪码输出速度。

本发明是这样实现的：

一种生成B1C信号伪随机噪声码的硬件实现方法，包括如下步骤：

步骤一：设计出一种基于块存储器的勒让德硬件输出的实现方法；

步骤二：设计出基于块ROM共用B1C伪随机噪声码输出的硬件电路方案；

步骤三：提出一种多通道分时复用FPGA中块存储器的方案，实现序列的多通道输出方法。

所述步骤一中，基于块存储器的硬件输出方法的步骤如下：

通过计算机编程语言生成勒让德序列并存为.coe格式，将该文件固化到FPGA的块存储器中；在通信时钟f_s驱动下，通过地址累加读取块ROM的内容，实现勒让德序列的实时输出L(t)；

基于FPGA的B1C信号伪随机噪声序列的步骤如下：