[发明专利]提供服务质量的IO请求处理方法及其装置

说明书

提供了提供服务质量的IO请求处理方法及其装置。提供的处理IO请求的方法，用于向多个并行单元分发IO请求，其中，为每个并行单元提供IO请求缓冲区，所述IO请求缓冲区包括读请求缓冲区与写请求缓冲区；所述方法包括：接收IO请求，基于IO请求对应的物理地址以及访问类型，将IO请求填入该物理地址和访问类型对应的并行单元的IO请求缓冲区，所述访问类型包括读请求以及写请求；从IO请求缓冲区之一中读出IO请求；根据读出的IO请求访问并行单元；其中，为每个并行单元提供执行状态指示单元，用于根据并行单元上正在处理的IO请求指示各个并行单元的IO请求处理能力。

技术领域

本申请涉及电子设备，更具体地，本申请涉及提供服务质量的IO请求处理方法、其装置、存储设备与计算机。

背景技术

参看图1，以固态存储设备(Solid Storage Device,SSD)作为电子设备的举例，图1展示了存储设备的框图。存储设备102同主机相耦合，用于为主机提供存储能力。主机同存储设备102之间可通过多种方式相耦合，耦合方式包括但不限于通过例如SATA、IDE、USB、PCIE、NVMe(NVM Express)、SCSI、以太网、光纤通道、无线通信网络等连接主机与存储设备102。主机可以是能够通过上述方式同存储设备相通信的信息处理设备，例如，个人计算机、平板电脑、服务器、便携式计算机、网络交换机、路由器、蜂窝电话、个人数字助理等。存储设备102包括接口103、控制部件104、一个或多个NVM(非易失存储器，Non-Volatile Memory)存储芯片105以及固件存储器110。接口103可适配于通过例如SATA、IDE、USB、PCIE、NVMe、SCSI、iSCSI、Inifiband、以太网、光纤通道等方式与主机交换数据。控制部件104用于控制在接口103、NVM存储芯片105以及固件存储器110之间的数据传输，还用于存储管理、主机逻辑地址到闪存物理地址映射、擦除均衡、坏块管理等。可通过软件、硬件、固件或其组合的多种方式实现控制部件104。控制部件104可以是FPGA(Field-programmable gate array，现场可编程门阵列)、ASIC(Application Specific Integrated Circuit，应用专用集成电路)或者其组合的形式。控制部件104也可以包括处理器或者控制器。控制部件104在运行时从固件存储器110加载固件。固件存储器110可以是NOR闪存、ROM、EEPROM等。固件用于提供电子设备底层功能，诸如BIOS、操作系统加载等。

存储器目标(Target)是NAND闪存封装内的共享芯片使能(CE,Chip Enable)信号的一个或多个逻辑单元(Logic Unit)。每个逻辑单元具有逻辑单元号(LUN,Logic UnitNumber)。NAND闪存封装内可包括一个或多个管芯(Die)。典型地，逻辑单元对应于单一的管芯。逻辑单元可包括多个平面(Plane)。逻辑单元内的多个平面可以并行存取，而NAND闪存芯片内的多个逻辑单元可以彼此独立地执行命令和报告状态。在可从http://www.micron.com/～/media/Documents/Products/Other％20Documents/ONFI3_0Gold.ashx获得的“Open NAND Flash Interface Specification(Revision 3.0)”中，提供了关于目标(target)、逻辑单元、LUN、平面(Plane)的含义。

在固态存储设备中，利用FTL(Flash Translation Layer，闪存转换层)来维护从逻辑地址到物理地址的映射信息。存储了从逻辑地址到物理地址的映射信息的表结构被称为FTL表。逻辑地址构成了操作系统等上层软件所感知到的固态存储设备的存储空间。物理地址是用于访问固态存储设备的物理存储单元的地址。在现有技术中还可利用中间地址形态实施地址映射。例如将逻辑地址映射为中间地址，进而将中间地址进一步映射为物理地址。