[发明专利]一种用于国产化芯片的DSP信息互传方法

权利要求书

1.一种用于国产化芯片的DSP信息互传方法，其应用于两个以上的DSP控制器，其特征在于：各控制器的载波信号同步；且各控制器均设有McBSP通信模块，两所述控制器的McBSP通信模块相互连通，以使两控制器建立通信关系；其包括如下步骤：

两通信的控制器中的任一控制器由其McBSP通信模块发送信息；另一控制器在载波信号达到预定幅值之前，由其McBSP通信模块同步接收信息，并将接收信息进行同步存储；

在载波信号达到预定幅值时，切换用于发送信息的控制器；所述载波信号的预定幅值为零值及峰值；所述两通信的控制器分别为第一控制器和第二控制器；第一控制器在其载波信号达到预定幅值时，切换其信息收发状态；并向第二控制器发送对应的状态切换指令；第二控制器在接收状态切换指令后，对应切换其信息收发状态。

2.如权利要求1所述的一种用于国产化芯片的DSP信息互传方法，其特征在于：各所述控制器的McBSP通信模块经由其DMA通道与其内存模块相连通；

两通信的控制器中任一控制器的McBSP通信模块接收信息的同时，将接收信息通过其DMA通道传输至其内存模块进行存储；

两通信的控制器中任一控制器的内存模块将其存储的各待发信息通过DMA通道发送至其McBSP通信模块的期间，该McBSP通信模块将其由内存模块接收的信息发送至另一控制器的McBSP通信模块。

3.如权利要求2所述的一种用于国产化芯片的DSP信息互传方法，其特征在于：各所述控制器的CPU处理模块与内存模块相连通；

在两通信的控制器中任一控制器由接收信息状态切换为发送信息状态时，其DMA通道占用总线资源并中断CPU处理模块的主控制；所述内存模块所存储的接收信息在CPU处理模块主控制中断的期间，内存模块所存储的接收信息用于供CPU处理模块调用。

4.如权利要求3所述的一种用于国产化芯片的DSP信息互传方法，其特征在于：各所述控制器通过设置片选计数器对CPU处理模块主控制的中断次数进行累计计数；内存模块所存储的待发信息包括每次中断均需发送的强时效信息以及可间隔若干次中断发送的弱时效信息；

在两通信的控制器中任一控制器由接收信息状态切换为发送信息状态时，其内存模块所存储的待发信息打包编码为适于McBSP通信模块接收的数据格式；

所述数据格式至少包括第一数据段、第二数据段以及置于第一数据段和第二数据段之间的计数位；

将所述强时效信息写入第一数据段，将由片选计数器累计的当前中断次数计数值写入计数位，将本次中断需发送的弱时效信息写入第二数据段。

5.如权利要求4所述的一种用于国产化芯片的DSP信息互传方法，其特征在于：在两通信的控制器中任一控制器由接收信息状态切换为发送信息状态时，CPU处理模块对其调用的所述接收信息进行全数据段的解析处理。

6.如权利要求5所述的一种用于国产化芯片的DSP信息互传方法，其特征在于:两通信控制器中任一控制器的CPU处理模块将所述接收信息的处理结果反馈至其内存模块。

7.如权利要求1所述的一种用于国产化芯片的DSP信息互传方法，其特征在于：所述第一控制器根据其所存储的待发信息的长度，调节其载波信号达到预定幅值的间隔期间。

8.如权利要求1所述的一种用于国产化芯片的DSP信息互传方法，其特征在于：各所述控制器的McBSP通信模块包括发送寄存器和接收寄存器；两通信的控制器中任一控制器McBSP通信模块的发送寄存器与另一控制器McBSP通信模块的接收寄存器相连通。