[发明专利]一种多通道并行同步总线控制器

权利要求书

1.一种多通道并行同步总线控制器，包括MCU，其特征在于，还包括FPGA，所述FPGA包括复数个总线控制器、复数个配置寄存器、时钟、数据存储模块、采样控制器，

所述复数个总线控制器分别通过相应类型的总线与对应的总线设备电路连接，用于负责与对应的总线设备之间的接口通信，并在同一时刻返回采样数据；

所述复数个配置寄存器的数量与所述总线控制器相一致且分别与MCU和各总线控制器电路连接，用于根据所述MCU的指令对各总线控制器进行总线配置；

所述时钟与所述配置寄存器和采样控制器电路连接，用于控制数据采集时钟；

所述数据存储模块分别与MCU、各总线控制器电路连接，用于存储各总线控制器在同一时刻返回的采样数据供MCU读取；

所述采样控制器分别与所述时钟、数据存储模块、各总线控制器、MCU电路连接，用于接收所述MCU的指令进行采样设置，并根据所述采样设置，在采样时钟到达时，调整各总线控制器的采样启动信号发出时刻使各通道的采样数据返回时刻相一致实现多通道同步采集。

2.根据权利要求1所述的多通道并行同步总线控制器，其特征在于，

所述总线控制器具体用于：根据历史采样过程消耗时间dt获得下一次的采样时间预估值并发送至采样控制器，所述历史采样过程消耗时间为某次采样从命令发出起，至数据返回数据存储模块为止所消耗的时间。

3.根据权利要求2所述的多通道并行同步总线控制器，其特征在于，所述总线控制器包括:

采样时间测量模块，用于测量各总线控制器的历史采样过程消耗时间dt；

采样时间预测模块，用于根据总线控制器的历史采样过程消耗时间dt，采用预测算法对下一次采样时间进行预估获得采样时间预估值并发送至所述采样控制器；

总线控制模块，用于负责与对应的总线设备之间的接口通信。

4.根据权利要求3所述的多通道并行同步总线控制器，其特征在于，

所述预测算法包括卡尔曼滤波算法。

5.根据权利要求2或3所述的多通道并行同步总线控制器，其特征在于，所述采样控制器包括：

采样时间调整模块，用于在采样时钟到达时，根据各总线控制器发送的采样时间预估值调整各总线控制器下一次的采样启动信号实际发出时刻t′₀：

其中，t₀表示期望的采样时刻，各总线控制器读取的采样数据均在同一期望的采样时刻t₀返回并存储至所述数据存储模块中，实现各通道采样的精确同步。

6.根据权利要求1所述的多通道并行同步总线控制器，其特征在于，所述采样控制器还包括：

数据读取通知模块，分别与所述MCU和数据存储模块电路连接，用于当数据存储模块存储的采样数据到达预设门限后，以中断方式通知MCU读取数据存储模块存储的采样数据。

7.根据权利要求6所述的多通道并行同步总线控制器，其特征在于，所述数据存储模块包括：

数据寄存器，分别与各总线控制器电路连接，用于存储各总线控制器某一时刻返回的采样数据：

数据缓存区，分别与所述MCU、数据读取通知模块、数据寄存器电路连接，用于以FIFO方式存储所述数据寄存器中的多个时刻的采样数据，以及在所存的多个时刻的采样数据到达预设门限时触发所述数据读取通知模块以中断方式通知MCU读取数据缓存区存储的采样数据。

8.根据权利要求1所述的多通道并行同步总线控制器，其特征在于，

根据所述MCU的指令对各总线控制器进行总线配置具备包括配置各总线设备地址、通信速率、电平约定、保护时间间隔。

9.根据权利要求1所述的多通道并行同步总线控制器，其特征在于，

所述接收所述MCU的指令进行采样设置包括设置采样速率、通道选择、缓存深度。

10.根据权利要求1所述的多通道并行同步总线控制器，其特征在于，

所述相应类型的总线包括I2C、SPI、CAN、422、485总线。