[发明专利]编码型闪存装置、系统和编码方法

权利要求书

1.一种编码型闪存装置，其特征在于，包括：

至少一个闪存阵列结构单元，其中每个所述闪存阵列结构单元为3D NAND FLASH阵列结构单元；

多个灵敏放大器，其中每个灵敏放大器与每个所述闪存阵列结构单元的每条源线对应相连；以及

多个加法器，其中每个加法器与每个所述闪存阵列结构单元的多个灵敏放大器通过对应的所述每条源线相连；

其中，所述编码型闪存装置用于实现如下的编码方法：

基于至少一个闪存阵列结构单元进行编码运算，生成其中每个闪存阵列结构单元的多条源线中每条源线上的源线电压，其中包括：在对应每条源线上预设定的运算阵列单元的对应存储单元中存储数值0或1，对应于存储单元所在的位线施加的位线电压为0或V_BL，生成与该存储单元所在的源线相应的源线电压V_SL；

多个灵敏放大器将与每个灵敏放大器对应的所述每条源线的源线电压转换为二进制形式的输出结果，其中包括：将上述的源线电压V_SL或对应的源线电流I_SL作为电压信号进行转换，输出二进制数值0或1；以及

多个加法器中的每个加法器将与每个所述闪存阵列结构单元对应的所述多个灵敏放大器的多个输出结果进行加和运算，实现深度神经网络，其中，该深度神经网络中包括多个卷积层数据或全连接层数据的处理。

2.根据权利要求1所述的编码型闪存装置，其特征在于，每个所述闪存阵列结构单元包括：

多个运算阵列单元，其中每个运算阵列单元包括相互串联的多个晶体管，其中，所述每个运算阵列单元的多条子线中的每条字线上对应设置一个所述运算阵列单元。

3.根据权利要求2所述的编码型闪存装置，其特征在于，每个所述闪存阵列结构单元还包括：

串选择线，与所述闪存阵列结构单元的位线端相连；

地选择线，与所述闪存阵列结构单元的源线端相连；

其中，所述串选择线与所述地选择线用于在实现所述编码运算时施加高电平。

4.根据权利要求1所述编码型闪存装置，其特征在于，所述多个加法器的数量与所述至少一个闪存阵列结构单元的数量一致。

5.一种编码型闪存系统，包括权利要求1-4中任一项所述的编码型闪存装置，用于实现深度神经网络。

6.一种编码方法，基于权利要求1-4中任一项所述的编码型闪存装置实现，其特征在于，所述编码方法包括：

基于至少一个闪存阵列结构单元进行编码运算，生成其中每个闪存阵列结构单元的多条源线中每条源线上的源线电压；

多个灵敏放大器将与每个灵敏放大器对应的所述每条源线的源线电压转换为二进制形式的输出结果；以及

多个加法器中的每个加法器将与每个所述闪存阵列结构单元对应的所述多个灵敏放大器的多个输出结果进行加和运算，实现深度神经网络。

7.根据权利要求6所述的编码方法，其特征在于，所述编码运算为全连接运算或卷积层运算。

8.根据权利要求7所述的编码方法，其特征在于，所述编码运算为全连接运算时，基于至少一个闪存阵列结构单元进行编码运算，生成其中每个闪存阵列结构单元的多条源线中每条源线上的源线电压之前，还包括：

将所述全连接层的权值矩阵向量中的多个非零位元素中的每个非零位元素预存入所述编码型闪存装置中多个运算阵列单元中的对应运算阵列单元中的多个晶体管中的每个晶体管中。

9.根据权利要求7所述的编码方法，其特征在于，所述编码运算为卷积层运算时，基于至少一个闪存阵列结构单元进行编码运算，生成其中每个闪存阵列结构单元的多条源线中每条源线上的源线电压之前，还包括：

将所述卷积层的卷积核向量中的多个卷积核元素中的每个卷积核元素预存入所述编码型闪存装置中多个运算阵列单元中的对应运算阵列单元中的多个晶体管中的每个晶体管中。