[发明专利]半导体设备封装

说明书

一种半导体设备封装包括载体、停止层、阻挡层和包封料。所述载体具有第一表面和相对于所述第一表面下凹的第二表面。所述停止层安置在所述载体的所述第二表面上。所述阻挡层安置在所述停止层上并且从所述载体的所述第一表面凸出。所述包封料安置在所述载体的所述第一表面上。此外，所述包封料具有安置在所述阻挡层上的侧表面。

技术领域

本公开涉及一种半导体设备封装和一种具有不含包封材料的区域或空间的半导体设备封装等。

背景技术

模制工艺是一种用于半导体封装的封装技术，所述封装技术用于保护衬底和衬底上的组件。然而，在一些实施方案中，并非衬底的所有区域都被包封材料(也被称为模制原料)覆盖，如在可能期望对组件到天线的路径执行阻抗匹配的封装上天线(AoP)实施方案中。因此，半导体设备封装可以具有非模制区域或空间(不含包封材料的区域或空间)，并且用户可以通过在模制工艺之后调整表面安装技术(SMT)无源组件容易地调整阻抗匹配。

发明内容

根据本公开的一个示例实施例，一种半导体设备封装包括载体、停止层、阻挡层和包封料。所述载体具有第一表面和相对于所述第一表面下凹的第二表面。所述停止层安置在所述载体的所述第二表面上。所述阻挡层安置在所述停止层上并且从所述载体的所述第一表面凸出。所述包封料安置在所述载体的所述第一表面上。此外，所述包封料具有安置在所述阻挡层上的侧表面。

根据本公开的另一个示例实施例，一种半导体设备封装包括载体、停止层、第一阻挡层和包封料。所述载体具有第一表面和相对于所述第一表面下凹的第二表面。所述停止层安置在所述载体的所述第二表面上。所述第一阻挡层安置在所述停止层上并且具有与所述第一表面共面或相对于所述第一表面下凹的第三表面。所述包封料安置在所述载体的所述第一表面上。此外，所述包封料具有安置在所述阻挡层的所述第三表面上的侧表面。

根据本公开的另一个示例实施例，一种半导体设备封装包括载体、停止层和包封料。所述载体具有第一表面、相对于所述第一表面下凹的第二表面和连接到所述第一表面的第三表面。所述停止层安置在所述载体的所述第二表面上。所述包封料安置在所述载体的所述第一表面上。所述载体的所述第三表面安置在所述停止层上，并且所述包封料具有与所述载体的所述第三表面共面的侧表面。

为了进一步理解本公开，以下实施例与图示一起提供以便于理解本公开，然而提供附图仅供参考和说明，而不旨在限制本公开的范围。

附图说明

图1是根据本公开的实施例的半导体设备封装的示意性透视图。

图2是根据本公开的另一实施例的半导体设备封装的示意性透视图。

图3是根据本公开的另一实施例的半导体设备封装的示意性透视图。

图4A、图4B、图4C、图4D、图4E和图4F示出了根据本公开的实施例的制造半导体设备封装的方法。

图5A、图5B、图5C、图5D、图5E和图5F示出了根据本公开的实施例的制造半导体设备封装的方法。

图6A、图6B、图6C、图6D、图6E和图6F示出了根据本公开的实施例的制造半导体设备封装的方法。

图7A、图7B、图7C、图7D、图7E和图7F示出了根据本公开的实施例的制造半导体设备封装的方法。

图8A、图8B、图8C、图8D、图8E和图8F示出了根据本公开的实施例的制造半导体设备封装的方法。

图9A、图9B、图9C、图9D、图9E和图9F示出了根据本公开的实施例的制造半导体设备封装的方法。

具体实施方式

出于进一步解释本公开范围的目的，上述图示和以下详细描述是示范性的。将在随后的描述和附图中展示与本公开相关的其它目的和优势。